在提升AI芯片性能的過程中，需要在單個(gè)封裝內(nèi)集成CPU、加速器、內(nèi)存等多個(gè)芯片。傳統(tǒng)的封裝已經(jīng)跟不上AI芯片對(duì)高帶寬、低功耗、緊湊集成的要求。
“過去，先進(jìn)封裝技術(shù)常被忽視，但如今系統(tǒng)級(jí)代工廠（systems foundry）以及系統(tǒng)技術(shù)協(xié)同優(yōu)化（system technology co-optimization）的概念變得愈發(fā)重要。”英特爾先進(jìn)系統(tǒng)封裝與測(cè)試事業(yè)部副總裁兼總經(jīng)理Mark Gardner表示。
對(duì)于先進(jìn)封裝，許多人都將目光轉(zhuǎn)向了晶圓級(jí)先進(jìn)封裝，然而Mark Gardner卻說EMIB 2.5D才是AI領(lǐng)域的理想選擇，這是為什么？
先進(jìn)封裝的產(chǎn)能限制
3D先進(jìn)封裝是許多業(yè)界領(lǐng)先的AI芯片的首選，這些AI芯片面臨3D先進(jìn)封裝的產(chǎn)能與良率問題。
先進(jìn)封裝的產(chǎn)能成為了能否生產(chǎn)出先進(jìn)AI芯片，滿許AI模型對(duì)算力需求的前提。
根據(jù)市場(chǎng)研究機(jī)構(gòu)的數(shù)據(jù)，過去幾年，行業(yè)在2.5D封裝產(chǎn)能面臨諸多限制，不能夠充分滿足市場(chǎng)需求。
“當(dāng)我們將Foveros 2.5D與EMIB 2.5D的產(chǎn)能相結(jié)合時(shí)，綜合產(chǎn)能是當(dāng)前行業(yè)水平的兩倍以上?！?/strong>Mark Gardner進(jìn)一步表示，“我們已經(jīng)完成了超過250個(gè)2.5D設(shè)計(jì)項(xiàng)目，這些項(xiàng)目既涉及英特爾產(chǎn)品，也涵蓋其他無晶圓廠客戶的需求，應(yīng)用范圍從消費(fèi)級(jí)產(chǎn)品到FPGA、服務(wù)器數(shù)據(jù)中心以及AI加速器?！?/p> 雷峰網(wǎng)了解到，EMIB 2.5D的首個(gè)產(chǎn)品已經(jīng)投產(chǎn)近十年了。 那為什么EMIB 2.5D仍是AI芯片的首選？ EMIB 2.5D先進(jìn)封裝是AI最佳選擇的五大理由 EMIB（嵌入式多芯片互連橋）采用嵌入基板中的硅橋技術(shù)，當(dāng)需要高密度的芯片間連接，希望在基板上直接連接多個(gè)小芯片（Chiplets），實(shí)現(xiàn)低功耗連接時(shí)，EMIB是一種理想的選擇。 EMIB系列包含了EMIB 2.5D和EMIB 3.5D，EMIB 2.5D支持單層芯片，也可以進(jìn)行HBM（高帶寬存儲(chǔ)）堆疊。EMIB 3.5D與EMIB 2.5D類似，差別在于EMIB 3.5D引入了3D堆疊技術(shù)。 Mark Gardner認(rèn)為，EMIB 2.5D是AI最佳選擇的理由有五個(gè)優(yōu)勢(shì)。 第一個(gè)優(yōu)勢(shì)是成本。對(duì)比晶圓級(jí)封裝，EMIB橋接是一種非常小的硅片，由于尺寸小，可以充分利用晶圓面積。相比采用晶圓級(jí)封裝只能得到少量成品，會(huì)浪費(fèi)大量空間和資源，EMIB有顯著的高效利用率的優(yōu)勢(shì)。 “當(dāng)擴(kuò)展到更大面積的硅片復(fù)合體時(shí)，封裝內(nèi)HBM的數(shù)量越多，EMIB的成本優(yōu)勢(shì)相比晶圓級(jí)的封裝技術(shù)呈指數(shù)級(jí)增長(zhǎng)。”Mark Gardner補(bǔ)充表示。 EMIB 2.5D的第二、第三點(diǎn)優(yōu)勢(shì)緊密相連，即更高的良率和更快的生產(chǎn)周期。 晶圓級(jí)的封裝，始終存在晶圓封裝步驟，有時(shí)稱為“芯片對(duì)晶圓”（Chip-on-Wafer）步驟，包括將頂層芯片附著到晶圓上，并涉及模具、凸點(diǎn)等。這些步驟顯然增加了良率損失的風(fēng)險(xiǎn)，因?yàn)椴襟E越多，復(fù)雜度越高，所需時(shí)間也越長(zhǎng)。 “這種步驟的改進(jìn)并不是幾天，而是幾周的時(shí)間周期。”Mark Gardner指出，“EMIB能夠讓客戶更快獲得加電測(cè)試數(shù)據(jù)、硅片驗(yàn)證數(shù)據(jù)等，更高的良率和更短的生產(chǎn)周期成為EMIB技術(shù)?！?/p> EMIB的第四個(gè)優(yōu)勢(shì)是英特爾將硅橋嵌入基板的做法。 制造基板時(shí)，是在一個(gè)大的方形面板上進(jìn)行，這種做法能夠極大地提高基板面板的利用率。由于基板的尺寸規(guī)格與面板格式相匹配，它具備很好的可擴(kuò)展性，能夠適應(yīng)大型復(fù)雜封裝的需求。 “AI領(lǐng)域的客戶可能希望在一個(gè)封裝中集成更多的HBM（高帶寬存儲(chǔ)器），并且希望在一個(gè)封裝中容納更多的工作負(fù)載內(nèi)容，這種技術(shù)顯然能夠滿足這些需求?！盡ark Gardner表示。 第五個(gè)優(yōu)勢(shì)就是能給客戶提供更多選擇。 EMIB作為市場(chǎng)上已有既定的行業(yè)解決方案的替代方案，而英特爾代工致力于為客戶提供多樣化的選項(xiàng)，EMIB為客戶提供了靈活性和選擇權(quán)，不同工藝節(jié)點(diǎn)、不同材料的芯片可以通過EMIB 2.5D封裝在一起，芯片廠商可以自由選擇最適合的IP模塊實(shí)現(xiàn)最優(yōu)的計(jì)算架構(gòu)。 至于EMIB 3.5D，它不僅具備EMIB的優(yōu)勢(shì)，還增加了堆疊的靈活性，因?yàn)槟承㊣P更適合垂直堆疊，而不是水平連接。 英特爾還有Foveros技術(shù)，包括Foveros 2.5D和Foveros 3D。與EMIB 3.5D類似，F(xiàn)overos技術(shù)可以與其他中介層技術(shù)結(jié)合使用。 “在AI和HPC產(chǎn)品中，可以結(jié)合使用多種技術(shù)。例如，可能會(huì)采用Foveros Direct 3D，同時(shí)與HBM連接，最終形成EMIB 3.5D封裝。這些技術(shù)并非互斥，可以結(jié)合到一個(gè)封裝中。”Mark Gardner表示。 Foveros Direct的特點(diǎn)是不采用焊料與焊料連接，而是采用銅-銅直接鍵合。這種連接方式能夠?qū)崿F(xiàn)最高的帶寬和最低功耗的互連。 Mark Gardner透露，英特爾代工正在開發(fā)120×120毫米的封裝尺寸的超大封裝（Large Packages），預(yù)計(jì)將在1-2年內(nèi)進(jìn)入量產(chǎn)。 先進(jìn)封裝時(shí)代，提升良率更有價(jià)值 芯片制造過程中良率的改善一直非常有價(jià)值，如今封裝的材料成本加上所有硅片內(nèi)容達(dá)到數(shù)千美元時(shí)，這種改進(jìn)就變得尤為關(guān)鍵。 因?yàn)?，一個(gè)封裝內(nèi)僅有一顆芯片時(shí)，情況相對(duì)簡(jiǎn)單。但如果有50塊不同的芯片組合在一起，一塊壞的就會(huì)毀掉另外49塊好的芯片。 英特爾開發(fā)了一種名為“裸片測(cè)試”（Die Sort）的技術(shù)，它已經(jīng)在生產(chǎn)中使用了十多年?！拔覀儠?huì)將整片晶圓分割成一個(gè)個(gè)單獨(dú)的裸片，并在組裝到基板之前對(duì)它們進(jìn)行分類和測(cè)試?！盡ark Gardner說，“這種方法在過去一直很重要，但在當(dāng)前環(huán)境下變得更加關(guān)鍵?！?/p> 英特爾代工調(diào)整了策略，提供更靈活的服務(wù)。例如，客戶可以僅選擇EMIB技術(shù)或封裝服務(wù)，而芯片部分則來自其他代工廠，或者只需要測(cè)試方案，例如裸片測(cè)試（Die Sort）能力，英特爾代工也可以單獨(dú)提供。 英特爾代工也提供的額外增值服務(wù)。 “包括我們?cè)诟鞣N設(shè)計(jì)上的豐富經(jīng)驗(yàn)。我們還可以幫助客戶優(yōu)化他們的產(chǎn)品，無論是硅與封裝的協(xié)同設(shè)計(jì)、設(shè)計(jì)策略，還是功率傳輸、高級(jí)建模和熱管理等。”Mark Gardner說。 顯然，英特爾代工正在利用其深厚的積累提供差異化的設(shè)計(jì)、先進(jìn)封裝、測(cè)試能力，這是一個(gè)明智的策略，也是英特爾把握生成式AI時(shí)代重要機(jī)遇的重要一環(huán)。
德沃先進(jìn)稱，本次募集資金將用于產(chǎn)品研發(fā)、產(chǎn)線升級(jí)和市場(chǎng)推廣。
德沃先進(jìn)成立于2012年，致力于自主研發(fā)、生產(chǎn)和銷售尖端半導(dǎo)體封測(cè)設(shè)備、精密微電子設(shè)備。
德沃先進(jìn)董事長(zhǎng)熊禮文先生哈工大微電機(jī)碩士畢業(yè)后在哈工大機(jī)器人研究所從事科研工作，后供職于華為電氣；為匯川技術(shù)聯(lián)合創(chuàng)始人，曾擔(dān)任變頻器技術(shù)負(fù)責(zé)人及伺服產(chǎn)品線技術(shù)總負(fù)責(zé)人。
引線鍵合工藝是指使用金屬引線將芯片焊盤與基板或引線框架連接的過程，是芯片實(shí)現(xiàn)電氣互連和信息互通的基礎(chǔ)，是半導(dǎo)體封裝環(huán)節(jié)最為關(guān)鍵的步驟。
目前，引線鍵合技術(shù)在封裝鍵合技術(shù)中占有率達(dá)65%，具有主流地位。
高速高精度引線鍵合機(jī)對(duì)精密機(jī)械、電子硬件、實(shí)時(shí)軟件、運(yùn)動(dòng)控制、機(jī)器視覺和鍵合工藝都有極其嚴(yán)苛的要求。
當(dāng)下，引線鍵合機(jī)是半導(dǎo)體封裝工藝中最具挑戰(zhàn)性的環(huán)節(jié)之一，也是急需突破“卡脖子”的環(huán)節(jié)之一。
據(jù)悉，德沃先進(jìn)的產(chǎn)品布局已經(jīng)初步成型。三個(gè)系列多款產(chǎn)品市場(chǎng)覆蓋分立器件、傳感器件、光電器件等三個(gè)封裝領(lǐng)域，并積極開展針對(duì)規(guī)模器件的產(chǎn)品研發(fā)。
目前，該公司已經(jīng)開發(fā)出LED系列高精度全自動(dòng)引線鍵合機(jī)Flick 13、IC系列高精度全自動(dòng)引線鍵合機(jī)Flick 22等產(chǎn)品。并提供LED封裝白光、RGB、顯示、IC炫彩等及IC封裝SOT、SOP、MEMS、QFN、DFN、SIP等引線健合技術(shù)解決方案。
德沃先進(jìn)稱，其開發(fā)的高精度全自動(dòng)引線鍵合機(jī)F20系列，在高速高精度運(yùn)動(dòng)控制技術(shù)、獨(dú)立視覺算法、精密機(jī)械、精密電子、實(shí)時(shí)軟件系統(tǒng)、多種復(fù)雜引線鍵合工藝等技術(shù)遠(yuǎn)超國(guó)內(nèi)同行，是該領(lǐng)域國(guó)產(chǎn)廠商中的佼佼者。
在新型電子產(chǎn)品的開發(fā)中，IC 封裝持續(xù)扮演重要角色，尤其是系統(tǒng)級(jí)封裝（SiP，System in Package）市場(chǎng)動(dòng)力十足，因其新增的一些優(yōu)勢(shì)而備受關(guān)注。
使用 SiP，多個(gè)芯片和其他組件都集成到同一個(gè)封裝系統(tǒng)中，作為電子系統(tǒng)或子系統(tǒng)運(yùn)行。SiP 在有空間限制的情況下尤其有效，例如在智能手機(jī)和可穿戴設(shè)備中，蘋果的許多產(chǎn)品都用到了 SiP。
追溯歷史，SiP 的思想最初誕生于 20 世紀(jì) 80 年代，發(fā)展至今已有多種形式，不過不同的公司對(duì)其的定義各不相同，SiP 既可以指芯片的結(jié)合體，也可以指將不同的芯片模塊組合到電子系統(tǒng)或子系統(tǒng)中的方法。SiP 可以將芯片、無源器件以及 MEMS 的任何組件組合并封裝到一起。
開發(fā) SiP，客戶需要組合多種技術(shù)，例如組件、互連、材料和封裝架構(gòu)，然后在晶圓廠或封測(cè)廠處完成制造。
帶有 CPU 和內(nèi)存的 SiP 多芯片模塊示例
SiP 和 Chiplet 不同，但有一些相似之處。這兩種方法都是為應(yīng)對(duì)在新節(jié)點(diǎn)上開發(fā) SoC 的技術(shù)和成本難題。不過對(duì)于 Chiplet 而言，供應(yīng)商或封裝公司可能會(huì)提供芯片或小芯片模塊，然后在先進(jìn)封裝中混合匹配，創(chuàng)建針對(duì)特定領(lǐng)域或應(yīng)用的系統(tǒng)。
迄今為止，只有英特爾、AMD 和 Marvell 等少數(shù)大公司開發(fā)了類似 Chiplet 的設(shè)計(jì)，晶圓代工廠和封測(cè)廠正在努力擠進(jìn)這一市場(chǎng)。
相比之下， 多年以來，SiP 中所用到的組件更容易獲得。Yole Development 最新數(shù)據(jù)顯示，SiP 市場(chǎng)已有一定規(guī)模，預(yù)計(jì)到 2026 年，這一市場(chǎng)規(guī)模將從 2020 年的 140 億美元增長(zhǎng)到 190 億美元。
TechSearch International 總裁 Jan Vardaman 表示：“如今幾乎所有應(yīng)用都會(huì)用到 SiP ，例如智能手機(jī)、可穿戴設(shè)備、計(jì)算機(jī)、電信和汽車?！?/p>
芯片封裝成百上千，SiP 價(jià)值凸顯
并非所有的系統(tǒng)都需要用到 SiP ，不過作為一種無需將所有零器件都塞進(jìn)同一顆芯片且能快速創(chuàng)建復(fù)雜系統(tǒng)芯片的方案，適合用作在最先進(jìn)的工藝節(jié)點(diǎn)上開發(fā)不同加速器和存儲(chǔ)器，以及在成熟工藝節(jié)點(diǎn)上開發(fā)模擬芯片。
顯然，如今依然需要更快的芯片來提高系統(tǒng)的計(jì)算能力，D2S 首席執(zhí)行官 Aki Fujimura 表示：“毫無疑問，如果設(shè)計(jì)制造出一款芯片，能夠以比現(xiàn)在快 10 倍的速度進(jìn)行計(jì)算，其商業(yè)價(jià)值和競(jìng)爭(zhēng)力將得到極大提升。”
IC 封裝可以保護(hù)各種芯片免受損害并提高 die（裸片） 的性能。迄今為止，業(yè)內(nèi)已經(jīng)開發(fā)出 1000 多種不同的封裝類型，芯片客戶可以根據(jù)芯片應(yīng)用而選擇不同的封裝類型。某些時(shí)候， SiP 價(jià)值凸顯。
SiP 最早可以追溯到 20 世紀(jì) 80 年代，當(dāng)時(shí) IBM 為其高端計(jì)算機(jī)開發(fā)了多芯片模塊（MCM），作為 SiP 原始模式的一種，MCM 將眾多的 die 集中到同一個(gè)模塊中。
自那時(shí)起，SiP 不斷發(fā)展，在最終成品或先進(jìn)封裝中集成各種組件。SiP 可以是這些封裝的定制版本，也有一些觀點(diǎn)將異構(gòu)集成歸類到廣泛的 SiP 范圍內(nèi)，異構(gòu)集成即在先進(jìn)封裝中將復(fù)雜的 die 組裝在一起。
Amkor 高級(jí) SiP 產(chǎn)品開發(fā)總裁 Curtis Zwenger 表示：“SiP 包含許多不同的技術(shù)支持，可以支持眾多細(xì)分市場(chǎng)。我們針對(duì) SiP 服務(wù)的市場(chǎng)包括無線、物聯(lián)網(wǎng)、汽車、電源管理和計(jì)算機(jī)網(wǎng)絡(luò)。”
互連是芯片封裝技術(shù)的一種，是指將一個(gè) die 連接到另一個(gè) die，引線鍵合、倒裝芯片、晶圓級(jí)封裝（WLP）和硅通孔（TSV）都會(huì)用到互連技術(shù)。
TechSearch 數(shù)據(jù)顯示，如今大約 75% 到 80% 的封裝都基于引線鍵合，通過焊線機(jī)的細(xì)線將一個(gè)芯片縫合到另一個(gè)芯片或基板上。
不過，焊線機(jī)也用在其他許多封裝方式中，例如方形扁平無引腳封裝（QFN）。“我們已經(jīng)看到了 6mm x 6mm 的 QFN，并在其中放置了 15 個(gè)組件，我們看到了一些堆疊在那里的組件，基本上是一個(gè)小型 QFN 內(nèi)的系統(tǒng)級(jí)封裝?！?QP Technologies 的高級(jí)工藝工程師 Sam Sadri 說。
在倒裝芯片中，芯片的頂部有大量微小的銅凸點(diǎn)，翻轉(zhuǎn)器件，凸塊落在銅焊盤上，形成電氣連接，便安裝在單獨(dú)的 die 或基板上。
許多芯片封裝都會(huì)用到倒裝芯片，如雙面模制球柵陣列（DSMBGA），一些封測(cè)廠已經(jīng)開發(fā)出 DSMBGA 封裝，Amkor 是最新一家開發(fā)出這一封裝方式的公司。
在 DSMBGA 中，組件基于基板的頂部和底部，減小了封裝尺寸，并且縮短了器件的信號(hào)路徑 ，可以調(diào)整組件以啟用 SiP 。DSMBGA 存在于智能手機(jī)和其他產(chǎn)品中，在智能手機(jī)中包括用于處理發(fā)送或接受信號(hào)的數(shù)字模塊和 RF 前端模塊部分。
“雙面封裝技術(shù)提高了用于智能手機(jī)和其他移動(dòng)設(shè)備的射頻前端的集成水平。”Amkor 的 Zwenger 說道。“通常，射頻前端集成功率放大器、開關(guān)、濾波器和低噪聲放大器（LNA），這些正是我們?cè)?DSMBGA 中看到的集成器件，當(dāng)然這也可以用其他方式集成，不過雙面集成最佳選擇?！?/p>
在智能手機(jī)中，功率放大器提高功率，LNA 放大小信號(hào)，濾波器可以過濾掉不重要的信號(hào)，而 RF 開關(guān)則將信號(hào)從一個(gè)部件轉(zhuǎn)換到另一個(gè)部件。
DSMBGA 封裝
扇出式 WLP 是 SiP 的一種，DRAM die 在邏輯芯片上的堆疊就是扇出型 WLP 的實(shí)例。
2.5D 或 3D 用于先進(jìn)封裝，在 2.5D 或 3D 中，die 堆疊起來或并排放置在中介層的頂部，中介層包含 TSV。
高性能計(jì)算封裝的不同選項(xiàng)：2.5D 與 FOCoS
可穿戴設(shè)備市場(chǎng)為 SiP 提供市場(chǎng)動(dòng)力
可穿戴設(shè)備是 SiP 的一大推動(dòng)力。蘋果、FitBit/谷歌、華為、三星、小米等公司都在這個(gè)市場(chǎng)上展開競(jìng)爭(zhēng)。據(jù) Yole 顯示，頭戴式/耳戴式產(chǎn)品是可穿戴設(shè)備市場(chǎng)中最大的細(xì)分市場(chǎng)，其次是腕戴式產(chǎn)品、身體佩戴式產(chǎn)品和智能服裝。
消費(fèi)電子市場(chǎng)的 SiP 業(yè)務(wù)價(jià)值 119 億美元。Yole 相關(guān)數(shù)據(jù)顯示，可穿戴設(shè)備的 SiP 市場(chǎng)在 2020 年的業(yè)務(wù)價(jià)值為 1.84 億美元，僅占整個(gè)消費(fèi)電子市場(chǎng) SiP 的 1.55% ，預(yù)計(jì)到 2026 年，可穿戴設(shè)備 SiP 市場(chǎng)將達(dá)到 3.98 億美元，增長(zhǎng)率達(dá) 14%。
雖然每種可穿戴設(shè)備的特點(diǎn)都各不相同，但產(chǎn)品需求相似?！翱纱┐髟O(shè)備的首要需求是性能好、質(zhì)量輕、舒適度和附著力要好，測(cè)量功能結(jié)果準(zhǔn)確且擁有更多豐富的功能?！盇SE 的營(yíng)銷副總監(jiān) Henry Lin 在 IMAPS 最近的先進(jìn)系統(tǒng)級(jí)封裝（SiP）技術(shù)會(huì)議的演講中說道。
對(duì)于智能手表尤其如此。蘋果最新一代智能手表 Apple Watch Series 6，功能多樣，能夠檢測(cè)血氧飽和度，也有心電圖（ECG）功能。
Watch Series 6 中，蘋果的 S6 通過 SiP 封裝技術(shù)集成了一顆蘋果 A13 應(yīng)用處理器和一些其他功能的處理器，A13 采用臺(tái)積電 7nm 工藝制程，圍繞 Arm 雙核 64 位處理器構(gòu)建而成。
“蘋果用 InFO 技術(shù)封裝應(yīng)用處理器，蘋果及其他品牌的智能手表中還有許多處理器采用 SiP，”TechSearch 的 Vardaman 說。其中，InFO 是臺(tái)積電的集成扇出封裝技術(shù)。
也有一些智能手表采用不同的封裝方式。不過，幾乎所有的 OEM 都面臨一些相同的挑戰(zhàn)。
“我們希望手腕或耳朵上佩戴的東西不會(huì)占據(jù)任何空間，這需要在產(chǎn)品開發(fā)過程中專注小型化?！盕itBit/谷歌硬件工程經(jīng)理 Pieris Berreitter 在 IMAPS 的 SiP 會(huì)議上的演講中說。
為了制造出更小尺寸的產(chǎn)品，F(xiàn)itBit 采用了一種新的設(shè)計(jì)方法，使用分立芯片開發(fā)給定可穿戴設(shè)備的射頻部分，然后將其組裝到基板上。
“在 2018 年之前，我們正在為我們的無線電構(gòu)建分立芯片設(shè)計(jì)，以解決 RF 挑戰(zhàn)，” Berreitter 說?！斑^了一段時(shí)間，無線電設(shè)計(jì)從一個(gè)產(chǎn)品到另一產(chǎn)品、從一代到另一代，看起來都是一樣的。”
那時(shí) FitBit 開始關(guān)注 SiP。它考察了開發(fā) SiP 的幾個(gè)標(biāo)準(zhǔn)，如面積、成本、制造、可靠性、重用、測(cè)試和上市時(shí)間。
根據(jù) Berreitter 的說法， SiP 也有一些優(yōu)缺點(diǎn)，因此需要作出權(quán)衡。其優(yōu)點(diǎn)包括：
許多個(gè)分立元件組合在一個(gè)封裝系統(tǒng)中，節(jié)省了電路板的空間；
允許重復(fù)使用模擬或射頻芯片；
節(jié)省射頻測(cè)試的時(shí)間或成本；
良好的可靠性。
不過，SiP 也有制造時(shí)間長(zhǎng)，有時(shí)比分立解決方案成本更昂貴的缺點(diǎn)存在。
最終，F(xiàn)itBit 從全部使用分立解決方案轉(zhuǎn)向部分產(chǎn)品使用 SiP。
在較舊的智能手表中，F(xiàn)itBit 在 10 mm x 20 mm 的板上集成了多個(gè)分立設(shè)備，例如微控制器、內(nèi)存、GPS 和各種射頻芯片（藍(lán)牙、WiFi）；在 2019 年推出的 Versa 2 智能手表中，F(xiàn)itBit 在 SiP 中集成了射頻組件（藍(lán)牙、WiFi），使其能夠在更小的 10 mm x 9 mm 板中減少射頻占用空間。MCU 和存儲(chǔ)器仍然是分立產(chǎn)品。
Berreitter 說：“我們知道我們會(huì)再次使用最簡(jiǎn)單、風(fēng)險(xiǎn)最小的系統(tǒng)，我們將這些系統(tǒng)小型化，為產(chǎn)品增添新功能創(chuàng)造了空間。我們使用了相同的無線電架構(gòu)，但我們能夠?yàn)闊o線電使用一些更小的組件和更嚴(yán)格的間距規(guī)則?！?/p>
SiP 還有其他優(yōu)點(diǎn)?！坝捎?SiP 的面積更小，我們能夠從雙面板轉(zhuǎn)變?yōu)閱蚊姘?。我們可以在產(chǎn)品中利用這一點(diǎn)，將電路板的背面用作天線諧振腔的一側(cè)?，F(xiàn)在，我們有了更薄的產(chǎn)品和更好的天線性能，”Berreitter 說。“借助 Versa 2，無線電 SiP 使我們能夠提供更長(zhǎng)的電池壽命、用于語(yǔ)音輔助的麥克風(fēng)和更好的顯示效果?！?/p>
SiP 對(duì)芯片之間的屏蔽功能也有一些影響。屏蔽用于阻止射頻組件之間的干擾，為此，OEM 使用稱為屏蔽罐的微型外殼，并將這些覆蓋 RF 芯片的外殼焊接到電路板上。
在分立器件的解決方案中，屏蔽功能的實(shí)現(xiàn)會(huì)占用電路板空間，但通過在 SiP 中組合芯片，OEM 可以減少屏蔽器件，不過屏蔽仍然涉及幾個(gè)挑戰(zhàn)。
長(zhǎng)電科技（JCET）全球技術(shù)營(yíng)銷高級(jí)總監(jiān) Michael Liu 表示：“就可穿戴設(shè)備而言，SiP 中嵌入了多個(gè) RF 無線通信電路。它們對(duì)任何類型的干擾都很敏感，但它們也有不同的頻段?！?/p>
與此同時(shí)，F(xiàn)itBit 并沒有將所有組件都集成到一個(gè) SiP 中，即 DRAM。隨著時(shí)間的推移，DRAM 部件可能會(huì)經(jīng)歷多次修訂，因此在設(shè)計(jì)中將最新版本用作分立部件更有意義。
在最新的 Sense 智能手表中，F(xiàn)itBit 沒有將心電圖功能集成到 SiP 中。Berreitter 解釋道，像 ECG 這樣的復(fù)雜功能需要更多時(shí)間來看發(fā)，因此使用分立器件的解決方案更好。
耳戴式設(shè)備是另一個(gè)大市場(chǎng)，蘋果的 AirPods 將蘋果的 H1 芯片和音頻內(nèi)核集成在一個(gè) SiP 中，Yole 稱，其中還包括一個(gè)加速度計(jì)和陀螺儀。
展望未來，OEM 廠商正在開發(fā)更多功能的可穿戴設(shè)備，這帶來了一些新挑戰(zhàn)。Yole 分析師 Santosh Kumar 表示：“需要更薄、更密集和能效更高的 PCB 封裝設(shè)計(jì)，以滿足各種醫(yī)療和消費(fèi)者可穿戴設(shè)備的要求?！?/p>
5G，SiP 另一大市場(chǎng)
SiP 也存在于 4G 和 5G 智能手機(jī)中。
當(dāng)今絕大多數(shù)無線網(wǎng)絡(luò)都圍繞 4G LTE 標(biāo)準(zhǔn)運(yùn)行，該標(biāo)準(zhǔn)在 450MHz 至 3.7GHz 頻段范圍內(nèi)。與此同時(shí)，5G 正在兩個(gè)不同的頻率范圍內(nèi)進(jìn)行部署——低于 6GHz 和毫米波（28GHz 及以上）。與 4G 相比，5G 承諾提供的移動(dòng)網(wǎng)絡(luò)速度延遲降低 10 倍、吞吐量提高 10 倍、頻譜效率提高 3 倍。
在無線網(wǎng)絡(luò)中，運(yùn)營(yíng)商部署具有大規(guī)模 MIMO 天線系統(tǒng)的巨型蜂窩塔。結(jié)合微型天線，大規(guī)模 MIMO 使用波束成形技術(shù)向終端用戶發(fā)送和接收信號(hào)。
如今 5G 落地情況喜憂參半?！暗陀?6GHz 的 5G 版本正在全球范圍內(nèi)迅速落地，”聯(lián)電技術(shù)開發(fā)副總裁 Raj Verma 說?！暗牵瑢?duì)于毫米波而言，推出所需的時(shí)間比預(yù)期的要長(zhǎng)。毫米波落地需要增加大量在土地和建筑基礎(chǔ)設(shè)施上的投資。此外，毫米波的設(shè)計(jì)和系統(tǒng)也更加復(fù)雜，開發(fā)時(shí)間也更長(zhǎng)。”
毫米波本身也具有視距限制、穿墻能力低和射程短的問題。不過，目前為止，蘋果和三星已經(jīng)在它們的手機(jī)中部署了部分毫米波頻段。
從組件的角度來看，低于 6GHz 的 5G 智能手機(jī)類似于與 4G 手機(jī)類似，其系統(tǒng)由數(shù)字模塊和射頻前端模塊組成。主天線是獨(dú)立的，與手機(jī)同時(shí)運(yùn)行。
5G 毫米波手機(jī)則不同。根據(jù) System Plus 的說法，在 iPhone 12 的核心由幾個(gè)組件組成——一個(gè)調(diào)制解調(diào)器、一個(gè)中頻 IC、一個(gè)射頻前端模塊、兩個(gè)天線陣列和一個(gè)封裝天線 (AiP)。
“手機(jī)背后的 5G 毫米波天線由 16 個(gè)無源天線單元組成，該單元構(gòu)建在 8 層基板上，” System Plus 表示：“在手機(jī)側(cè)面，集成了 AIP 模塊用于側(cè)面通信?！?/p>
毫米波需要 AiP，AiP 的設(shè)計(jì)邏輯是想讓射頻芯片離天線更近，以增強(qiáng)信號(hào)并最大限度地減少系統(tǒng)損耗。
AiP 模塊由多層貼片天線組成，位于天線旁邊的 SiP 包括一個(gè) RF 收發(fā)器、一個(gè)電源管理 IC 和無源器件。
總之，5G 毫米波架構(gòu)復(fù)雜且難以實(shí)現(xiàn)?！?G 需要較大的功率功放和電源管理。因此，我們需要考慮散熱問題，需要研究如何使其更高效，”長(zhǎng)電科技 CTO Choon Lee 在 IMAPS 的 SiP 會(huì)議上說。
還有其他問題?！霸?4G 和 5G 之間，系統(tǒng)中添加了許多新頻率，以便能夠滿足更高的速度要求。有了這些額外的頻率，就擴(kuò)大了對(duì)設(shè)備射頻前端部分的要求，”ASE 工程和營(yíng)銷高級(jí)總監(jiān) Mark Gerber 在活動(dòng)的小組討論中說。
“還有許多附加組件。關(guān)鍵挑戰(zhàn)之一是你無法繼續(xù)擴(kuò)展手機(jī)內(nèi)部空間。對(duì)于手機(jī)制造商來說，它們的重點(diǎn)是擁有更多的電池供電空間。為了能夠做到這一點(diǎn)，需要更多的集成，無論是將額外的頻率組合到單個(gè) RF 前端封裝或模塊中，還是尋找其他簡(jiǎn)化整個(gè)系統(tǒng)解決方案的方法。市場(chǎng)上有很多封裝解決方案正在不斷發(fā)展，以嘗試解決其中的一些挑戰(zhàn)?！?/p>
5G 手機(jī)采用了多種不同封裝類型和模塊的芯片。如果要為 5G 毫米波開發(fā)封裝方式，那么這家封測(cè)公司需要具有良好的天線設(shè)計(jì)和組件設(shè)計(jì)能力，還需要擁有良好的制造和測(cè)試流程。另外，材料和基材同樣是關(guān)鍵。
通常，這些芯片可用于 5G 毫米波，設(shè)計(jì)天線并將其集成到封裝中是一門藝術(shù)。
以 AiP/SiP 模塊為例，“在相同的輻射下，AiP 需要比相應(yīng)的分立 PCB 天線小兩到四倍，”長(zhǎng)電科技的 Liu 說?！翱偟膩碚f，AiP 模塊會(huì)導(dǎo)致天線調(diào)諧問題，因此需要更多的 RF 設(shè)計(jì)，為了實(shí)現(xiàn)毫米波 AiP，通常需要高密度層壓基板。”
基材在這里起著關(guān)鍵作用?！斑@些先進(jìn)系統(tǒng)的最大問題是需要更薄的基板、低總厚度變化 (TTV)、超低缺陷、強(qiáng)附著力、應(yīng)力控制以及下游加工（如退火和金屬沉積）的絕對(duì)高溫穩(wěn)定性，” Brewer Science的 WLP 材料執(zhí)行董事 Kim Yess 說。
用于 5G 毫米波的 AiP 基板特別復(fù)雜?！盀榱藢?shí)現(xiàn)他們需要的性能和低寄生效應(yīng)，他們必須在基板設(shè)計(jì)中采用一些不同的堆棧，”Amkor 的 Zwenger 說?！皩?duì)于毫米波，他們必須開始考慮非常薄的電介質(zhì)和低 Dk/Df 特性。因此，他們正在尋找具有聚酰胺薄膜的晶圓級(jí)?！?/p>
更復(fù)雜的是，隨著這些封裝的價(jià)值上升，需要有一種方法來測(cè)試這些設(shè)備。TEL總經(jīng)理 Yohei Sato 表示：“隨著半導(dǎo)體制造規(guī)模的不斷擴(kuò)大，用于集成多個(gè)異構(gòu)設(shè)備的先進(jìn)封裝技術(shù)的引入正在加速，其中晶圓測(cè)試的重要性比以往任何時(shí)候都大。”
小結(jié)
SiP 是一種使能技術(shù)，你不會(huì)在任何地方看到 SiP，因?yàn)樗鼈兺ㄟ^ Chiplet 展現(xiàn)出來。不過 Chiplet 和 SiP 都是可行的方法，OEM 需要了解所有能夠?qū)崿F(xiàn)新設(shè)計(jì)的技術(shù)。
文章編譯自Semiconductor Engineering
雷鋒網(wǎng)雷鋒網(wǎng)雷鋒網(wǎng)
]]>出品 | 雷鋒網(wǎng)產(chǎn)業(yè)組
一直以來我國(guó)集成電路產(chǎn)業(yè)發(fā)展都飽受“缺芯”困擾，在高端芯片領(lǐng)域尤為突出。近幾年我國(guó)芯片進(jìn)口額依然年年攀升，2020年中國(guó)各類芯片總額高到3800億美元，國(guó)產(chǎn)芯片的高端替代迫在眉睫。
來源：華封科技官網(wǎng)
國(guó)內(nèi)在芯片制造環(huán)節(jié)的短板引發(fā)了廣泛關(guān)注，但在關(guān)注度不高的封測(cè)環(huán)節(jié)，已經(jīng)全球領(lǐng)先。
根據(jù)拓墣產(chǎn)業(yè)研究院2020年第三季度全球十大封測(cè)業(yè)營(yíng)收排名，中國(guó)大陸有三家封測(cè)廠位列其中，江蘇長(zhǎng)電、通富微電和天水華天分別位列全球第3、第6、第7。
那么“大陸芯”封測(cè)環(huán)節(jié)的成功是否能夠被復(fù)制在芯片生產(chǎn)的其他環(huán)節(jié)？封測(cè)優(yōu)勢(shì)能為實(shí)力偏弱的先進(jìn)芯片制造工藝補(bǔ)位嗎？
大陸封測(cè)“四巨頭”，并購(gòu)獲得先進(jìn)封裝技術(shù)
按照芯片的生產(chǎn)流程，封裝測(cè)試位于芯片設(shè)計(jì)和制造之后，它通過各種方式為芯片裸片裝上一個(gè)外殼，發(fā)揮密封和保護(hù)作用，更為重要的是能夠連接芯片內(nèi)部世界與外部電路，搭建起溝通橋梁。
“封裝主要有兩大功能，第一是通過某種精細(xì)的方式導(dǎo)出芯片上的電信號(hào)，第二是通過某種方式保護(hù)芯片裸片，同時(shí)不影響其散熱性能，因此封測(cè)行業(yè)的發(fā)展路徑比較清晰，芯片需要做小，引線結(jié)構(gòu)需要改變。”劉宏鈞解釋道。
一般而言，芯片面積與封裝面積之比越接近1，封裝效率就越高，也代表封裝技術(shù)更先進(jìn)。因此，芯片封裝經(jīng)歷了引腳連接（DIP）、引線連接（QFP）、表面貼裝（PAG）、焊球封裝（BAG）等發(fā)展階段，如今進(jìn)入3D封裝時(shí)代。
半導(dǎo)體封裝技術(shù)發(fā)展路線圖
在3D封裝中，晶圓級(jí)封裝（WLP）在高端應(yīng)用中經(jīng)常被使用，系統(tǒng)級(jí)封裝（SIP）尚未大規(guī)模普及。
大陸封測(cè)廠通過前期追趕傳統(tǒng)封裝以及行業(yè)前瞻性，如今在先進(jìn)封裝取得不少進(jìn)展。“以前大陸封測(cè)廠倒裝技術(shù)、晶圓級(jí)封裝技術(shù)都比較落后，最近幾年先進(jìn)封裝技術(shù)發(fā)展很快，能夠滿足絕大部分用戶的產(chǎn)品需求，特別是長(zhǎng)電、華天和通富的晶圓級(jí)封裝、倒裝型封裝都有很大的進(jìn)步?！睆B門大學(xué)特聘教授于大全博士向雷鋒網(wǎng)表示。
據(jù)了解，長(zhǎng)電科技擁有WLP、2.5D/3D封裝技術(shù)，還擁有SIP封裝、高性能的Flip Chip和引線互聯(lián)封裝技術(shù)，華天科技芯片封裝產(chǎn)品豐富，自主研發(fā)出FC、Bumping、MEMS、MCM（MCP）、WLP、SiP、TSV、Fan-Out等多項(xiàng)集成電路先進(jìn)封裝技術(shù)和產(chǎn)品，通富微同樣是兼具傳統(tǒng)封測(cè)和部分先進(jìn)封測(cè)技術(shù)，晶方科技側(cè)重影像傳感器的晶圓級(jí)封裝技術(shù)，且其CMOS影像傳感器晶圓級(jí)封裝技術(shù)位于世界前沿。
不過，在大陸封測(cè)廠已有的先進(jìn)封裝技術(shù)中，有很大一部分是從國(guó)外引進(jìn)或通過并購(gòu)獲得的，缺乏自主研發(fā)的變革性技術(shù)。
晶方科技副總經(jīng)理劉宏鈞告訴雷鋒網(wǎng)，CMOS影像傳感器晶圓級(jí)封裝技術(shù)（WLCSP）是晶方科技在2005年成立時(shí)從以色列引進(jìn)的新技術(shù)，之前傳感器的封裝大部分采用類似組裝的方式而不是先進(jìn)封裝，因此這一技術(shù)是在中國(guó)大陸乃至全世界都是比較先進(jìn)的技術(shù)。
晶方科技之所以會(huì)引入這一先進(jìn)封裝，是基于整個(gè)行業(yè)對(duì)封裝未來發(fā)展方向的共識(shí)。
長(zhǎng)電科技也在2015年初通過并購(gòu)在全球半導(dǎo)體行業(yè)排名第四的星科金朋，以此來獲得高壁壘的封測(cè)核心技術(shù)。
雷鋒網(wǎng)了解到，如今已成為長(zhǎng)電科技子公司的星科金朋主要負(fù)責(zé)高端產(chǎn)品線，擁有倒裝（FC）和系統(tǒng)級(jí)封裝（SiP）技術(shù)，以及世界一流的晶圓級(jí)封裝服務(wù)。
值得注意的是，即使是大陸封測(cè)廠可以通過并購(gòu)獲得先進(jìn)封裝技術(shù)，也與臺(tái)積電的先進(jìn)封裝技術(shù)存在一定的差距。“長(zhǎng)電科技的先進(jìn)封裝，比如圓片級(jí)扇入、扇出型技術(shù)，目前可以用在很多主流產(chǎn)品上。但與臺(tái)積電用在蘋果處理器上的三維扇出型技術(shù)（InFO）、用于高性能計(jì)算的2.5D 集成技術(shù)（CoWoS）相比，目前大陸的封測(cè)廠技術(shù)上還有較大差距?！庇诖笕f。
華封科技聯(lián)合創(chuàng)始人王宏波也告訴雷鋒網(wǎng)，中國(guó)大陸封測(cè)廠與中國(guó)臺(tái)灣的封測(cè)廠存在代差。華封科技是半導(dǎo)體領(lǐng)域近期顯露頭角的“黑馬”，七年時(shí)間躋身全球先進(jìn)封裝設(shè)備供應(yīng)商前三強(qiáng)，主要為半導(dǎo)體先進(jìn)封裝提供貼片機(jī)、晶圓級(jí)封裝機(jī)等設(shè)備。
“中國(guó)臺(tái)灣的先進(jìn)封裝發(fā)展得更快，所以我們前兩年的精力和客戶主要是在臺(tái)灣，不過從去年開始大陸的先進(jìn)封裝也在往前推進(jìn)了，我們的北京分公司基本從去年開始運(yùn)轉(zhuǎn)并開始有市場(chǎng)拓展，如今通富微已經(jīng)開始批量采購(gòu)我們的設(shè)備，另外，大陸其他封測(cè)公司也在陸續(xù)與我們接洽”。王宏波表示。
可控性強(qiáng)，大陸先進(jìn)封裝比先進(jìn)制程更具后發(fā)優(yōu)勢(shì)
“大陸封測(cè)廠突破性的技術(shù)雖然不是很多，但在改進(jìn)型技術(shù)方面表現(xiàn)良好，包括傳統(tǒng)封裝中的QFP技術(shù)，以及比較先進(jìn)的SiP方面的嘗試，都有在原有的基礎(chǔ)上提高效率、降低成本，拓寬原有的邊界?！眲⒑赈x表示。
劉宏鈞還認(rèn)為，大陸封測(cè)廠體量已經(jīng)較大，等到體量規(guī)模到達(dá)一定程度后，還會(huì)在變革性技術(shù)方面做進(jìn)一步嘗試。
這也是為什么大陸封測(cè)廠即使在先進(jìn)封裝方面與臺(tái)積電等廠商存在一定的差距，市場(chǎng)排名也能夠擠進(jìn)前十的原因。此外，歷史宏觀條件和大陸封測(cè)廠“硬件”需求的發(fā)展情況，也推動(dòng)了大陸封測(cè)廠的發(fā)展。
劉宏鈞從歷史宏觀的角度分析了大陸封測(cè)成績(jī)突出原因，他認(rèn)為可以將其概括為“天時(shí)地利人和”。“天時(shí)”是指大陸封測(cè)廠發(fā)展之時(shí)恰逢產(chǎn)業(yè)轉(zhuǎn)移；“地利”是指亞太地區(qū)在過去二十年都是電子制造產(chǎn)業(yè)鏈的聚集度，中國(guó)正好處于聚集地的中心位置，同時(shí)也是電子產(chǎn)品的消費(fèi)中心；“人和”是指大陸不缺封測(cè)行業(yè)所需人力資源以及國(guó)家推出一系列產(chǎn)業(yè)政策助力。
半導(dǎo)體封測(cè)材料公司廣州先藝的工程師王捷補(bǔ)充了另外兩個(gè)原因，“一方面封測(cè)行業(yè)的門檻低于半導(dǎo)體制造，相應(yīng)地也更容易實(shí)現(xiàn)突破，見到成效；另一方面國(guó)內(nèi)封測(cè)行業(yè)有良好的產(chǎn)業(yè)基礎(chǔ)和一定的技術(shù)積累，同時(shí)能充分發(fā)揮產(chǎn)業(yè)鏈的成本優(yōu)勢(shì)?！?/p>
另外，在芯片封測(cè)所需的材料和設(shè)備方面，雖然在高端領(lǐng)域與國(guó)際水平存在一定的差距，但相比芯片設(shè)計(jì)和制造環(huán)節(jié)，有更高的可控性。
于大全認(rèn)為，大陸封測(cè)廠在推動(dòng)國(guó)產(chǎn)裝備和材料應(yīng)用方面表現(xiàn)良好。設(shè)備方面，減薄、劃片、引線鍵合、圓片塑封等與國(guó)外還有一定差距，但晶圓級(jí)封裝所需要用到的光刻機(jī)、電鍍機(jī)、涂膠顯影的等設(shè)備在國(guó)內(nèi)的發(fā)展勢(shì)頭良好，已經(jīng)逐步取代國(guó)外設(shè)備。材料方面，先進(jìn)光刻膠、聚酰亞胺、底部填充膠、高端塑封料等還不能滿足量產(chǎn)需求，部分低端光刻膠、電鍍液、臨時(shí)鍵合膠等材料已經(jīng)開始應(yīng)用?！罢w看來，封裝技術(shù)、裝備材料進(jìn)步都很明顯，在逐步實(shí)現(xiàn)自主化?！?/p>
芯片制造與芯片封測(cè)所需設(shè)備的可控性，也可以從兩者都需要用到的光刻機(jī)這一設(shè)備上得以體現(xiàn)。
根據(jù)王宏波的介紹，2.5D或3D封裝過程中，會(huì)有一層用于連接功能的硅片，需要用到光刻機(jī)將一些邏輯芯片放在這一硅片上，但只是用來完成一些簡(jiǎn)單的連接，因此只需要達(dá)到微米級(jí)的精度，目前這一精度需求的光刻機(jī)我國(guó)已經(jīng)能夠自主生產(chǎn)。
封測(cè)材料方面，王捷說：“如果是一款全新的先進(jìn)封裝材料，開發(fā)出來的驗(yàn)證周期長(zhǎng)，需要做大量工作，基本是國(guó)際大公司在做，國(guó)內(nèi)公司開發(fā)新材料的實(shí)力不算很強(qiáng)，但在進(jìn)口替代方面，大部分中低端材料國(guó)內(nèi)都有一些生產(chǎn)鏈，例如光電封裝需要用到的載板，基本被國(guó)外壟斷，國(guó)內(nèi)雖然有一定的進(jìn)展，但所占份額小，品質(zhì)存在一定差距。”
“再比如用量較大的焊料產(chǎn)品，國(guó)內(nèi)很多廠商都在做，低端產(chǎn)品已基本能夠滿足自產(chǎn)自銷，高端產(chǎn)品主要依靠國(guó)外進(jìn)口?！蓖踅菅a(bǔ)充道。
另外，一位材料專家曾介紹，光刻膠這樣的化工產(chǎn)品有許多配方，關(guān)鍵是配方要一個(gè)個(gè)去試，只要花時(shí)間、人力和投入資源，是可以做出來的，并非無法克服。
由此可以看到，在材料、設(shè)備等硬件條件方面，大陸芯片封測(cè)廠發(fā)展先進(jìn)封裝比大陸芯片設(shè)計(jì)廠或晶圓廠發(fā)展先進(jìn)的工藝制程具有天然的低門檻優(yōu)勢(shì)，而這一優(yōu)勢(shì)也使得大陸封測(cè)廠在設(shè)備和材料的驗(yàn)證方面有更大的空間，因此形成“優(yōu)勢(shì)富集效應(yīng)”。
“大陸封裝廠愿意也有能力去嘗試研發(fā)一些新技術(shù)、新產(chǎn)品，具有一定的創(chuàng)新精神和推動(dòng)全行業(yè)發(fā)展的思想，這是因?yàn)榇箨懛鉁y(cè)廠目前的體量足夠大，有能力去支持裝備和材料的發(fā)展?！?/p>
“封測(cè)有聯(lián)盟組織上的優(yōu)勢(shì)，國(guó)家科技重大專項(xiàng)02專項(xiàng)以前也有組織過幾次對(duì)設(shè)備和材料應(yīng)用的驗(yàn)證工程，對(duì)整個(gè)行業(yè)都有很大的促進(jìn)作用。”于大全說。
相比較而言，國(guó)內(nèi)芯片制造由于本身的制程落后，處于追趕階段，可創(chuàng)新空間小，很難大規(guī)模推動(dòng)國(guó)產(chǎn)裝備和材料做出驗(yàn)證。目前中美關(guān)系緊張，迫使國(guó)內(nèi)制造企業(yè)加速了國(guó)產(chǎn)裝備和材料的國(guó)產(chǎn)化進(jìn)程。
那么，大陸先進(jìn)封裝的優(yōu)勢(shì)該如何轉(zhuǎn)化到先進(jìn)工藝制程上？
制造與封裝融合成趨勢(shì)，先進(jìn)制程“瓶頸”封裝來破
發(fā)揮大陸芯封測(cè)環(huán)節(jié)的優(yōu)勢(shì)，必然不是生搬硬套封測(cè)環(huán)節(jié)的成功經(jīng)驗(yàn)。
“如果打一個(gè)通俗易懂的比方來形容芯片設(shè)計(jì)、制造和封測(cè)，它們有點(diǎn)像一部高質(zhì)量的電影需要演技精湛的演員、技藝高超的化妝師和優(yōu)秀的導(dǎo)演、編劇和劇本?！眲⒑赈x說。
雷鋒網(wǎng)此前文章《5nm芯片集體“翻車”，先進(jìn)制程的尷尬》指出：無論是芯片設(shè)計(jì)廠商還是制造廠商，遵循摩爾定律發(fā)展到5nm及以下的先進(jìn)制程，除了需要打破技術(shù)上的瓶頸，還需要有巨大的資本作為支撐，熬過研發(fā)周期和測(cè)試周期，為市場(chǎng)提供功耗和性能均有改善的芯片最終進(jìn)入回報(bào)期。
單純依靠芯片設(shè)計(jì)制造工藝提升來推進(jìn)先進(jìn)制程可能無法延續(xù)摩爾定律，或許可以嘗試用先進(jìn)封裝技術(shù)解決芯片設(shè)計(jì)與制造所面臨的瓶頸。
如果依然用演員、編劇打比方，也就意味著雙方最終的目的都是為創(chuàng)作一部精彩的電影，演員雖然無法改變整體劇情，但可以在具體的場(chǎng)景中設(shè)計(jì)一些細(xì)節(jié)為電影加分。
在Semicon China 2021上，中國(guó)工程院院士、浙江大學(xué)微納電子學(xué)院院長(zhǎng)吳漢明在演講中提到，芯片制造與芯片封裝相結(jié)合，也可以做到用65nm工藝制程實(shí)現(xiàn)40nm的工藝制程的性能功耗要求。
近兩年比較熱門的Chiplet（也叫小芯片或芯粒）就是依靠芯片封裝的優(yōu)勢(shì)來彌補(bǔ)芯片設(shè)計(jì)與制造方面不足的經(jīng)典案例，“Chiplet技術(shù)可以將一個(gè)復(fù)雜系統(tǒng)芯片轉(zhuǎn)變成好幾個(gè)小芯片進(jìn)行組合對(duì)接，形成系統(tǒng)功能，可以通過芯片集成來實(shí)現(xiàn)高性能?！庇诖笕f道。
Chiplet因占據(jù)面積較小且通常選擇成熟工藝進(jìn)行制造和集成，能夠有效提高良率并降低開發(fā)和驗(yàn)證成本，滿足現(xiàn)今高效能運(yùn)算處理器需求，且已經(jīng)應(yīng)用在多個(gè)領(lǐng)域。
“但Chiplet實(shí)現(xiàn)起來也并不簡(jiǎn)單，需要芯片設(shè)計(jì)和制造一起協(xié)同工作才行。”于大全補(bǔ)充道。
芯片設(shè)計(jì)制造與封測(cè)之間開始融合，未來的大陸晶圓廠可能也會(huì)像臺(tái)積電一樣，進(jìn)軍先進(jìn)封裝。