0
| 本文作者： 李帥飛 | 2017-09-20 08:56 |
摩爾定律失效了嗎？
這是最近幾年被反復(fù)提及的一個問題。自從 1965 年被提出到現(xiàn)在，摩爾定律一直在沿著半導(dǎo)體制程工藝不斷增強的方向前進，但是到了 10 納米時代，業(yè)界有不少聲音認為摩爾定律已經(jīng)逼近相應(yīng)的物理極限，并將因此而失去效用。
然而，在舉行于 9 月 19 日的“英特爾精尖制造日”上，這家半導(dǎo)體行業(yè)的領(lǐng)軍者針對以上問題給出了自己的答案。
會上，Intel 執(zhí)行副總裁兼制造、運營和銷售集團總裁 Stacy Smith 對摩爾定律的意義進行了強調(diào)。他表示，按照摩爾本人的觀察，芯片上的晶體管數(shù)量每隔 24 個月將增加一倍；也就是說，在半導(dǎo)體行業(yè)產(chǎn)品的性能每兩年翻一倍，每個晶體管成本也隨值下降。但是 Intel 認為，摩爾定律其實反映的是這樣一個經(jīng)濟學(xué)原理：
按照特定節(jié)奏推動半導(dǎo)體制造能力的進步，我們就可以降低任何依賴于計算的商業(yè)模式的成本。
Smith 表示，目前業(yè)界經(jīng)常用 16 納米、14 納米、10 納米等制程節(jié)點數(shù)字來衡量半導(dǎo)體行業(yè)的工藝發(fā)展，這些數(shù)字的確曾經(jīng)有它真實的物理意義，但現(xiàn)在卻并非如此。實際上，Smith 給出了另外一個衡量性能的指標：晶體管密度。
因此，為了提升晶體管密度，在推動制程工藝推進的同時，Intel 在 14 納米制程中采用了鰭式場效應(yīng)晶體管（FinFET）和超微縮技術(shù)（Hyper Sacling），其中超微縮技術(shù)能夠讓 14 納米和 10 納米上的晶片面積縮小了 0.5 倍以上。
針對市場上競爭對手用 14納米、10納米等制程節(jié)點數(shù)字來凸顯優(yōu)勢的現(xiàn)象，Smith 也表示不屑。他表示，雖然數(shù)字變了，但在 FinFET 的技術(shù)上競爭對手產(chǎn)品的晶體管密度并沒有提升；實際上，三星、臺積電友商 10 納米制程技術(shù)的晶體管密度只相當于 Intel 14 納米制程的晶體管密度，并且前者推出的時間還比 Intel 晚了三年。
而在 14 納米制程之外，Intel 的 10 納米技術(shù)也將量產(chǎn)，并且也用上了超微縮技術(shù)。Smith 還表示，實際上 Intel 一般要求自己前瞻三代制程，目前已經(jīng)在探索 7 納米和 5 納米制程。
Smith 最后強調(diào)稱，摩爾定律在任何可預(yù)見的未來都不會終結(jié)。
在本次“英特爾精尖制造日”上，Intel 面向全世界首次展示了 10 納米 Cannon Lake 晶圓。Intel 高級院士兼技術(shù)與制造事業(yè)部制程架構(gòu)與集成總監(jiān) Mark Bohr 上臺對摩爾定律和 10 納米晶圓進行了補充介紹。
Bohr 首先提出了一個更加量化的、用來計算晶體管密度的公式：
這個公式用到了兩個邏輯概念，一個是 NAND 單元，一個是掃描觸發(fā)器邏輯單元。用 NAND2 晶體管數(shù)量除以 NAND2 單元面積，即 NAND 密度；用掃描觸發(fā)器晶體管數(shù)量除以掃描觸發(fā)器單元面積，得出其密度；前者乘以 0.6 系數(shù)，后者乘以 0.4 系數(shù)，相加之后即晶體管每平方毫米的數(shù)量，也就是晶體管密度。
Bohr 表示，如果用這種方法計算，10 納米在晶體管密度上的提升是非常明顯的，為自家 14 納米技術(shù)的 2.7 倍，大約是業(yè)界其他家“10 納米”工藝的 2 倍。而這一提升，就得益于 Intel 的超微縮技術(shù)。實際上，Intel 10 納米制程的最小柵極間距從 70 納米縮小至 54 納米，且最小金屬間距從 52 納米縮小至 36 納米，尺寸的縮小使得邏輯晶體管密度可達到每平方毫米 1.008億 個晶體管。
相比之前的 14 納米制程，英特爾 10 納米制程提升高達 25% 的性能和降低 45% 的功耗。增強版的 10 納米制程可將性能再提升 15% 或?qū)⒐脑俳档?30%。
Bohr 也表示，摩爾定律的目標是提供晶體管的密度，并通過每一代的代際提升來降低成本，從而降低每一個晶體管的平均成本。而從 Intel 10 納米芯片技術(shù)的出現(xiàn)，也恰好說明了摩爾定律沒有過時，一直在向前發(fā)展。
除了對前沿芯片技術(shù)進行不斷探索，Intel 其實也在數(shù)年前推出了自己的晶圓代工業(yè)務(wù)，目前也已經(jīng)進軍中國市場；而在此次“英特爾精尖制造日”上，負責晶圓代工業(yè)務(wù)的 Intel 技術(shù)與制造事業(yè)部副總裁 Zane Ball也對晶圓代工業(yè)務(wù)進行了介紹。
Ball 表示，Intel 的晶圓代工的優(yōu)勢在于技術(shù)。這首先表示在 FinFET 技術(shù)，目前 Intel 已經(jīng)出產(chǎn)了 700 萬片采用這一技術(shù)的晶圓；其次是 22 納米、14 納米、10 納米和 22FFL 等制程技術(shù)。
其中 Ball 對 Intel 的 22FFL （22 納米 FinFET 低功耗）技術(shù)進行了重點強調(diào)。據(jù)雷鋒網(wǎng)了解，22FFL 是在 2017 年 3 月美國“英特爾精尖制造日”活動上首次宣布的一種面向移動應(yīng)用的超低功耗 FinFET 技術(shù)，其技術(shù)基礎(chǔ)是 Intel 的 22 納米/14 納米的制造經(jīng)驗。
與先前的 22GP（通用）相比，22FFL 技術(shù)的漏電量最多可以減少 100 倍，可以提供主流技術(shù)中漏電量最低的晶體管。它還可以達到 Intel 14 納米晶體管相同的驅(qū)動電流，實現(xiàn)比業(yè)界 28 納米/22 納米平面技術(shù)更高的面積微縮。
22FFL 在技術(shù)上的另一個特點是高集成度；它包含一個完整的射頻（RF）套件。借由廣泛采用單一圖案成形及簡化的設(shè)計法則，使 22FFL 成為價格合理、易于使用可面向多種產(chǎn)品的設(shè)計平臺，與業(yè)界的 28 納米的平面工藝 (Planar) 相比在成本上極具競爭力。
相對而言，22FFL 新技術(shù)適用于低功耗的物聯(lián)網(wǎng)和移動產(chǎn)品，它將性能、功耗、密度和易于設(shè)計的特性結(jié)合起來。Intel 副總裁 Stacy Smith 也針對 22FFL 表示：
我們認為這是業(yè)界最簡單易用的 FinFET工藝，服務(wù)大眾的 FinFET。
基于以上技術(shù)優(yōu)勢，Intel 的晶圓代工業(yè)務(wù)主要分為兩個市場：一個是網(wǎng)絡(luò)基礎(chǔ)設(shè)施，比如說網(wǎng)絡(luò)處理器、FPGA;另外一個是移動和聯(lián)網(wǎng)設(shè)備，尤其是入門級的智能手機處理器和物聯(lián)網(wǎng)設(shè)備。
作為晶圓代工業(yè)務(wù)的一個案例，Intel 與 ARM 進行了合作，將 ARM Cortex A75 放到 Intel 標準的晶圓代工流程當中。整個過程由 ARM 提供 IP，用了 14 周時間就完成了首個流片。這個流程采用了 Intel 的 10 納米晶圓代工技術(shù)，檢測頻率至少可以超過 3.3 GHz；而且從展示的數(shù)據(jù)看，顯得非常穩(wěn)定。
在現(xiàn)場，Intel 還與 ARM 合作展示了全球首款采用 Intel 10 納米制程的 ARM Cortex-A75 CPU 內(nèi)核測試芯片。
過去 Intel 給人的印象是主攻技術(shù)，非常低調(diào)；但此番 Intel 專門設(shè)置了一個所謂的“精尖制造日”來宣傳自己的新技術(shù)，并且正面懟了三星、臺積電等競爭對手。對此，Intel 中國區(qū)總裁楊旭的回應(yīng)是“老虎不說話，你當我是病貓呀”。
不過，實際上，本次“精尖制造日”的宣傳重點其實是 Intel 的晶圓代工業(yè)務(wù)，尤其是面向中國市場。不過雷鋒網(wǎng)認為，Intel 之所以如此高調(diào)，實際上還是看到了中國半導(dǎo)體行業(yè)蓬勃發(fā)展的狀況。在 58.5% 的全球半導(dǎo)體消費都發(fā)生在中國的情況下，Intel 自然也希望通過晶圓代工業(yè)務(wù)從中分一杯羹。不過從眼下來看，晶圓代工業(yè)務(wù)只是 Intel 整體業(yè)務(wù)很小的一部分。
至于“摩爾定律是否失效”這個問題，Intel 也罕見地拿出了高調(diào)的姿態(tài)為之正名，并試圖通過 10 納米制程技術(shù)和其他的一些前沿技術(shù)來說明它的長期有效性。
在雷鋒網(wǎng)看來，至少在目前說“摩爾定律已經(jīng)過時”還為時過早，我們也期待在半導(dǎo)體行業(yè)在各種前沿新技術(shù)的推進下繼續(xù)向前發(fā)展。
雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
