0
編輯 | 青暮
受新冠疫情影響，近年來多數(shù)學術會議都轉(zhuǎn)到了線上進行。延期半年后，此次以線下形式進行的DAC會議給從業(yè)者提供了難得的見面與交流機會。而部分作者未能到場的論文將在之后的virtual session進行分享。
除學術交流外，DAC一直以來也是全球EDA工具、Foundry、IP提供商的盛會。在兩層的展區(qū)中可以看到眾多EDA公司提供的精彩展示，其產(chǎn)品內(nèi)容涵蓋芯片設計流程中幾乎所有的步驟。在EDA三大家之外的很多名不見經(jīng)傳的小公司的產(chǎn)品也能讓人眼前一亮。在展廳中，一些公司甚至使用了飛刀雜耍以及脫口秀式的宣傳方式，營造了難得的熱鬧場面。
作為頂尖的EDA會議，DAC每年所邀請的演講嘉賓自然而然地成為了全場關注的重點。這次DAC邀請到了不少傳奇人物來分享關于EDA行業(yè)的研究觀點和趨勢觀察。
Jeff Dean
第一天， Google大神、Google AI的領導人Jeff Dean，進行了題為"機器學習在硬件設計中的潛力"的主題演講。近年來，谷歌研究了不少深度學習在EDA方面的應用，其中最著名的是他們?nèi)ツ臧l(fā)表在Nature上的工作，通過強化學習自動進行macro placement，并真正應用于Google的硬件加速器TPU的設計過程。
Jeff在演講中提到了Google使用深度學習優(yōu)化整個芯片設計流程的工作，主要分為三個部分，對于芯片設計的三個主要階段。如下圖所示，演講包括使用深度學習加速1.架構搜索和RTL綜合，2. 驗證，3. 芯片布局繞線。
在架構搜索階段，Google提出了叫做FAST的架構自動對硬件加速器的設計進行優(yōu)化，他們使用了Google自己的黑盒優(yōu)化器Vizier進行搜索。對于驗證階段的工作，Google提出了使用圖神經(jīng)網(wǎng)絡(GNN)對RTL階段的芯片設計進行分析處理。對于布局布線部分，重點自然就是發(fā)表在Nature的macro placement工作。
正式Keynote結束后，我們也和Jeff就ML for EDA進行了討論。Jeff肯定了現(xiàn)有的商業(yè)EDA工具的表現(xiàn)。當我們問到在EDA方面，是否直接生成結果的強化學習方法將會取代僅進行預測的ML模型時，他認為兩者在未來都將發(fā)揮重要作用。
Bill Dally
第二天的keynote演講者是Nvidia首席科學家Bill Dally，他的演講題目為”GPUs, Machine Learning, and EDA“。Bill Dally的演講結構清晰，概括了Nvidia如何使用GPU幫助ML，同時如何用GPU和ML幫助EDA發(fā)展。
GPU對于ML的促進作用是大家最為熟悉的，Bill首先介紹了GPU對深度學習的架構優(yōu)化與Nvidia開發(fā)的深度學習加速器。而近年來出現(xiàn)了不少使用GPU加速解決EDA問題的工作，最著名的就是19年由UT Austin與Nvidia合作，同時獲得DAC與TCAD最佳論文的DREAMPlace。Bill也提到了用GPU加速timing simulation。
在ML for EDA方面，近年來Nvidia也做出了大量工作，包括使用不同ML模型對IR drop、功耗、寄生參數(shù)進行預測。除了這些預測工作，Nvidia也提出了NVcell，使用強化學習方法直接生成優(yōu)化的standard cell設計。縱觀整個keynote，可以說在Bill的領導下，Nvidia Research對EDA方面的科研工作是比較充分的。
Joe Costello
第三天的keynote演講者是EDA傳奇人物、Cadence第一任CEO Joe Costello。他的演講技術內(nèi)容較少，主要從商業(yè)角度鼓勵EDA業(yè)界擁抱變化。談到的變化包括使用云計算平臺，使用新的商業(yè)模式，使用開源生態(tài)系統(tǒng)，支持后摩爾定律時代的架構設計，以及熟悉政策變化。
另外值得一提的是，他大力批評了美國政府對中國的貿(mào)易戰(zhàn)以及半導體產(chǎn)業(yè)的制裁，認為這反而激發(fā)了中國對支持半導體產(chǎn)業(yè)的共識與巨額投資。他表示由于中國近年出現(xiàn)的上千家硬件初創(chuàng)公司，五年之后中國將成為EDA的最大市場。
第四天的keynote由UC Bekeley教授， SqueezeNet的作者Kurt Keutzer提供。他的演講主要回顧了深度學習的發(fā)展史，同時區(qū)分了人工智能，機器學習，和深度學習的概念。他鼓勵EDA從業(yè)者在應用和模型層面探索高效率的ML方法。
除了正式的keynote，DAC還提供了三場skytalk，類似于較小規(guī)模的keynote。第一天由微軟Azure介紹他們?yōu)樾酒O計與ML提供的云服務。他們認為云計算在安全和擴展性上展現(xiàn)了巨大優(yōu)勢。第二天由IBM介紹他們在深度學習加速器方面的探索，尤其是超低精度下的模型訓練和預測方法。第三天由AMD介紹先進封裝技術，例如chiplet對于未來計算硬件的重要性。
另外，大會也邀請了各大公司通過大量的presentation和poster來分享他們最新的研究進展和趨勢觀察。這種學界與工業(yè)界的緊密結合與交流體現(xiàn)了EDA行業(yè)的特點，同時也是DAC會議的優(yōu)秀傳統(tǒng)。
本次DAC一共收錄了215篇研究論文，涵蓋的內(nèi)容非常廣泛。受篇幅所限，我們只能夠?qū)Λ@得最佳論文與提名的文章進行簡單介紹。在本次線下活動中，共有三篇論文獲得最佳論文提名。
該獎項今天剛剛揭曉！
UC Berkeley的"Gemmini: Enabling Systematic Deep-Learning Architecture Evaluation via Full-Stack Integration"榜上有名。這篇文章作者眾多，也可以看出充分的工程投入。值得一提的是，該工作也成為了UC Berkeley基于RISC-V的硬件開源生態(tài)chipyard的一部分。而這個生態(tài)也包括著名的Rocket Chip以及Chisel。
論文鏈接：https://people.eecs.berkeley.edu/~ysshao/assets/papers/genc2021-dac.pdf
根據(jù)文章介紹，大部分已有的深度學習硬件的生成器(generator)只考慮加速器本身的性能，而沒有考慮整個系統(tǒng)層級的性能。
本文提出Gemmini，這是一種開源的全棧式DNN加速器設計框架。使用Gemmini生成的硬件加速器已經(jīng)被成功流片，并且取得了與商業(yè)加速器NVDLA接近的性能。在Gemmini中，設計師不僅能選擇不同的加速器結構，同時也能配置整個搭載了加速器的基于RISC-V的SoC，并且這個SoC提供軟件支持。設計者可以在OS上直接運行需要優(yōu)化的DNN應用。
文章最后提供了兩個使用Gemmini的進行設計的例子，分別是探索虛擬地址轉(zhuǎn)換的設計方式，與探索內(nèi)存資源的分配方式。
除此之外，獲得最佳論文提名的還有Maryland University的"A Resource Binding Approach to Logic Obfuscation"。
論文鏈接：https://eprint.iacr.org/2021/252.pdf
根據(jù)文章介紹，設計者為了保護IP設計，避免惡意的foundry對IP進行竊取或者逆向工程，需要引入額外的設計給IP上鎖，使得IP的功能取決于設定的密碼。這個過程叫做logic locking或者obfuscation。然而，現(xiàn)有的方法無法兼顧多種安全需求。
為了解決這一缺陷，相比于多數(shù)在gate-level才進行上鎖的工作，本文提出在更高層的high-level synthesis的resource binding步驟中，利用架構層面的知識來對整個IP進行上鎖。結果表明，通過對binding與上鎖進行協(xié)同設計，這種方法獲得了上鎖效果的巨大提升。
另一篇獲得最佳論文提名的是UT Austin與Intel合作的"DNN-Opt: An RL Inspired Optimization for Analog Circuit Sizing using Deep Neural Networks"。
論文鏈接：https://arxiv.org/pdf/2110.00211.pdf
文章提出了一種高效的對于模擬電路進行gate-sizing優(yōu)化的方法。借鑒于強化學習方法，作者同時訓練了兩個深度學習模型，其中critic-network負責評估每一次gate-sizing的效果，而actor-network負責選擇效果最好的sizing方式。但這種方法依然是監(jiān)督式學習而并不是強化學習。
另外為了減小搜索空間，文章提出了分析每種優(yōu)化操作對于最終目標的影響(sensitivity)。對于影響小于閾值的優(yōu)化操作不進行搜索。實驗證明，無論在是較小的電路設計還是大規(guī)模工業(yè)界的電路設計中，本文的方法都能大幅減少需要的搜索次數(shù)，對應更少的設計時間。
雷峰網(wǎng)版權文章，未經(jīng)授權禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。
