雷鋒網(wǎng)消息，ISSCC（IEEE International Solid-State Circuits Conference，國際固態(tài)電路年度會議）作為全球?qū)W術(shù)界和企業(yè)界公認(rèn)的半導(dǎo)體領(lǐng)域最高級別會議，探討的話題以及發(fā)表的論文正越來越多地成為半導(dǎo)體行業(yè)的風(fēng)向標(biāo)。今年ISSCC的議題涵蓋毫米波、機器學(xué)習(xí)、量子等熱門關(guān)鍵技術(shù)。

值得關(guān)注的是，在量子計算和神經(jīng)擬態(tài)計算離商用尚早之時，先進封裝技術(shù)對于當(dāng)下的半導(dǎo)體產(chǎn)業(yè)正變得越來越重要。

英特爾Lakefield處理器，來源英特爾

Chiplet與先進封裝技術(shù)

摩爾定律逼近極限以及越來越昂貴的先進半導(dǎo)體制程工藝，讓整個芯片產(chǎn)業(yè)都面臨困境。此前，業(yè)界通過將多個功能集成到單一芯片中來滿足需求，比如手機SoC。但是，SoC集成的復(fù)雜度和成本越來越高，讓這種方式面臨挑戰(zhàn)。

在這樣的背景下，有一些先進的處理器通過先進的封裝和高帶寬連接技術(shù)，將不同的小芯片（Chiplet）封裝成一顆芯片，讓芯片性能夠持續(xù)增加的同時保持成本的可控性，英特爾和AMD就是這種技術(shù)的重要推動力。

在ISSCC 2020上，英特爾在2月18日的SESSION 8中介紹了10nm與22FFL混合封裝的Lakefield處理器，采用的是英特爾的Foveros 3D封裝技術(shù)，封裝尺寸為12 X 12 X 1毫米。Lakefield作為英特爾首款采用了Foveros技術(shù)的產(chǎn)品，能夠在指甲大小的封裝中取得性能、能效的優(yōu)化平衡。

Foveros 3D封裝技術(shù)，來源英特爾

Foveros封裝技術(shù)改變了以往將不同IP模塊放置在同一2D平面上的做法，改為3D立體式堆疊。做個類比，傳統(tǒng)的方式是將芯片設(shè)計為一張煎餅，而新的設(shè)計則是將芯片設(shè)計成1毫米厚的夾心蛋糕。這樣可以提升靈活性，并且不需要整個芯片都采用最先進的工藝，成本也可以更低。

AMD大獲成功的Epyc同樣使用類似的思路，在此次的ISSCC上，AMD在SESSION 2中介紹了使用小芯片架構(gòu)的高性能服務(wù)器產(chǎn)品及性價比的優(yōu)勢。

兩者的不同點在于，Epyc使用的是2.5D架構(gòu)的封裝，英特爾使用的是3D堆疊封裝。

法國研究機構(gòu)CEA-Leti在ISSCC 2020上發(fā)布的小芯片成果同樣值得關(guān)注。CEA-Leti將6個16核小芯片堆疊在有一種叫做叫做有源中介層（Active interposer）的薄硅片上。

CEA-Leti的科學(xué)主管Pascal Vivet表示，如果要允許不同技術(shù)的多個小芯片供應(yīng)商集成到系統(tǒng)中，有源插入器是小芯片技術(shù)的最佳選擇。

 “如果要將接口不兼容的A供應(yīng)商的小芯片與供應(yīng)商B的小芯片集成在一起，需要一種將它們‘粘合’在一起的方法?！?Pascal Vivet 說，“并且將它們‘粘合’在一起的唯一方法是使用插入器中的有源電路。”

CEA-Leti 96核芯片

插入器具有片上網(wǎng)絡(luò)的功能，該片上網(wǎng)絡(luò)使用三種不同的通信電路來連接內(nèi)核的片上SRAM存儲器。速度最快的緩存L1和L2之間沒有其它電路，采用的是直接連接。接下來的L2和L3緩存，以及插入其中都需要內(nèi)置一些網(wǎng)絡(luò)智能設(shè)備，L3緩存和外部存儲器的連接同樣如此。

據(jù)悉，該系統(tǒng)每平方毫米的傳輸速率可以達到3 TB/s，延遲僅為0.6納秒。

另外，插入器上還有通常在處理器中也使用的電壓調(diào)節(jié)系統(tǒng)。處理器通常使用稱為低壓差穩(wěn)壓器的電路來調(diào)節(jié)電壓并降低功耗。而Pascal Vivet的團隊選擇了更省電的電路——開關(guān)電容器穩(wěn)壓器。一般來說，這些電路的缺點是需要占用片外電容的空間，但Vivet解釋說，中介層有足夠的空間來集成電容。

這樣的設(shè)計幫該芯片實現(xiàn)了每平方毫米156毫瓦的功耗。

需要補充，中介層（Interposer）里包含電壓調(diào)節(jié)器和網(wǎng)絡(luò)，該網(wǎng)絡(luò)將各個部分連接在一起。有源中介層是一種3D封裝形式，無源中介層是2.5D封裝。

量子計算

除了在現(xiàn)有的技術(shù)上進行改進，用全新的計算方式比如量子計算和神經(jīng)擬態(tài)計算來滿足新應(yīng)用對計算的需求也是近年來業(yè)界關(guān)注的焦點。不過，無論是量子計算還是神經(jīng)擬態(tài)計算，都還需要很長的時間才能大規(guī)模應(yīng)用。

英特爾Horse Ridge

就量子計算而言，要想將量子計算應(yīng)用于實際問題，就必須能擴展到數(shù)千個量子位，同時還要控制這些量子位，并保證高保真度。ISSCC 2020上，英特爾研究院聯(lián)合QuTech發(fā)布的一份研究報告，概述了其全新低溫量子控制芯片Horse Ridge的關(guān)鍵技術(shù)的三個特性：

可擴展性：采用英特爾22nm FFL（FinFET低功耗）CMOS技術(shù)部署的集成式SoC設(shè)計，將4個射頻（RF）頻道集成到一個設(shè)備之中。利用“頻率復(fù)用”技術(shù)，每一個頻道可以控制多達32個量子位。該技術(shù)將多路基帶信號調(diào)制到一系列不重疊的頻帶上，每個頻帶用來傳送單獨的信號。

利用這4個頻道，Horse Ridge可望通過單個設(shè)備控制多達128個量子位，與以往相比能顯著減少所需的電纜和機架儀表數(shù)量。

保真度：量子位數(shù)量的增加會帶來其他問題，對量子系統(tǒng)容量和運行提出挑戰(zhàn)。這方面的潛在影響之一就是量子位保真度和性能的下降。在開發(fā)Horse Ridge的過程中，英特爾優(yōu)化了頻率復(fù)用技術(shù)，該技術(shù)可以支持系統(tǒng)擴展，并減少“相移”錯誤。相移是指在不同頻率控制多個量子位時出現(xiàn)的一種現(xiàn)象，會導(dǎo)致量子位之間的串?dāng)_。

Horse Ridge使用的多個頻率可以高精度“調(diào)諧”，使量子系統(tǒng)在用同一射頻線路控制多個量子位時，能夠適應(yīng)并自動校正相移，提高量子門保真度。

靈活性：Horse Ridge可以覆蓋很寬的頻率范圍，能夠控制超導(dǎo)量子位（稱為傳輸子）和自旋量子位。傳輸子的頻率通常在6千兆赫（GHz）至7千兆赫左右，而自旋量子位頻率則為13千兆赫至20千兆赫左右。

英特爾正在研究硅自旋量子位，這種量子位有可能在高達1開爾文的溫度下工作。有了這項研究奠定的基礎(chǔ)，英特爾有望成功集成硅自旋量子位器件和Horse Ridge的低溫控制器，從而創(chuàng)建一種解決方案，將量子位和控制器件集成到一個精簡封裝中。

除此之外，ISSCC 2020的SESSION 19上還有題為《A 110mK 295μW 28nm FDSOI CMOS Quantum Integrated Circuit with a 2.8GHz Excitation and nA Current Sensing of an On-Chip Double Quantum Dot》以及《A 200dB FoM 4-to-5GHz Cryogenic Oscillator with an Automatic Common-Mode Resonance Calibration for Quantum Computing Applications》的報告。

含光800真身亮相

在ISSCC 2020期間，阿里巴巴在SESSION 7中介紹了基于12nm性能可以達到825TOPS的可編程神經(jīng)網(wǎng)絡(luò)加速器含光800。含光800芯片使用的是臺積電12nm工藝生產(chǎn)，核心面積高達709mm2，相當(dāng)于最高端的NVIDIA GPU芯片。

Wikichip網(wǎng)站編輯的照片展示了含光800加速卡以及加速卡的PCB。從PCB上可以看到，這個加速器使用了16相供電，這比高端顯卡的供電也只高不低。

雷鋒網(wǎng)參考 ISSCC、IEEE Spectrum、Wikichip、知in 雷鋒網(wǎng)

雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。