0
雷鋒網(wǎng)按，英特爾10nm制程節(jié)點的一再延期使其無論在先進半導體制程的領先性還是在CPU的競爭中都面臨更大壓力。英特爾顯然已經(jīng)感受到這些壓力并正在釋放積極信號。根據(jù)IEDM上ASML演講者給出的一張編輯過的幻燈片顯示（ASML沒有在IEDM演講中透露他們修改了英特爾9約月的幻燈片），英特爾未來十年將會保持每年更新制程技術，每兩年更新一代制程節(jié)點的速度發(fā)展，有意思的是，這張幻燈片中1.4nm節(jié)點首次出現(xiàn)。英特爾仍然相信摩爾定律，但付出的成本也將越來越高昂。
在IEEE國際電子設備會議（IEDM）上，一個有趣的公開內容是即將到來的制程節(jié)點技術。到目前為止，幾乎每個環(huán)節(jié)都涵蓋了7nm、5nm和3nm工藝。
他們說下面這張幻燈片值1000字。
公開此數(shù)據(jù)的演講者實際上是英特爾的一位緊密合作伙伴（ASML），演講者指出，這張幻燈片是ASML根據(jù)英特爾9月的光刻會議上編輯過的版本（使得時間與特定的節(jié)點相對應）。
ASML編輯過的版本
英特爾9月份幻燈片原版
2029年1.4nm
英特爾預計其制造工藝節(jié)點技術將以兩年迭代一代的速度發(fā)展，從2019年的10nm到2021年的7nm EUV，然后到2023年的5nm，2025年的3nm，2027年的2nm，以及2029年的1.4nm。1.4nm工藝是首次出現(xiàn)（ASML編輯過的版本），如果1.4納米表示實際的尺寸，那就相當于12個硅原子。
值得一提的是，今年IEDM上的一些演講使用的是所謂的“ 2D自組裝”材料，其尺寸大約為0.3nm，這么小的尺寸并不新鮮，但對于硅而言很新鮮。
顯然，英特爾（及其合作伙伴）必須克服許多問題。
+，++和反向移植
正如英特爾之前所說，在每個過程節(jié)點之間，將有迭代的+和++版本，以便每個制程節(jié)點的性能得到提升。唯一的例外是10nm，它已經(jīng)在10+上了，因此我們將在2020年和2021年分別看到10 ++和10 +++。英特爾認為，他們可以保持每年更新的速度，但也有相同的團隊確保一個制程的流程節(jié)點可以與另一個制程節(jié)點平滑演進。
這張幻燈片中有趣的元素是提到了反向移植。這是設計芯片時需要考慮一個節(jié)點的能力，由于新的節(jié)點可能推遲，可以在同一時間范圍內在較舊的“ ++”版本的處理節(jié)點。盡管英特爾表示他們正在將芯片設計從工藝節(jié)點技術中分離出來，但在某個時候，必須要承諾采用工藝節(jié)點才能開始在硅片中進行布局。那時，流程節(jié)點過程已被鎖定，尤其是在進行掩膜創(chuàng)建時。
幻燈片中顯示了英特爾將允許任何一代7nm設計可以反向移植到10 +++，任何一代5nm設計都可以反向移植到7 ++，然后從3nm移植到5+ +，2nm至3 ++等。有人可能會質疑說，此路線圖可能對日期沒有嚴格要求。我們已經(jīng)看到英特爾的10nm制程花了很長的時間，因此希望英特爾以每年一次的更新進度和兩年一代的節(jié)點演進的節(jié)奏進行發(fā)展。節(jié)點似乎是一種非常樂觀和積極的策略。
請注意，這并不是第一次涉及英特爾的反向移植硬件設計的表述。由于目前英特爾10納米制程技術的推遲，廣泛流傳著英特爾未來的某些CPU微體系結構設計最初是為10納米（或10 +，10 ++）而設計，但最終可能會采用更加成熟的14nm工藝。
未來的演進
通常，隨著流程節(jié)點的發(fā)展，每個制程節(jié)點將有不同的團隊。該幻燈片指出，英特爾目前正在開發(fā)其10 +++優(yōu)化以及7nm系列。這個想法是，“ +”更新從每一代的設計角度都能進行改進，而數(shù)字代表了整個節(jié)點的性能。有趣的是，我們看到英特爾的7nm基于10 ++，在將來，英特爾的5nm將基于7nm設計，3nm來自5nm。毫無疑問，每個+ / ++的某些更新某化將在需要時應用到將來的設計中。
在此幻燈片中，目前英特爾處于定義5nm的階段。在本屆IEDM會議上，關于5nm的討論很多，因此其中一些改進（例如制造、材料、一致性等）最終將最終以英特爾的5nm工藝結束，這取決于與之合作的設計公司（歷史上是應用材料公司（ASML））。
值得注意的是，5nm被列為2023年的節(jié)點，大約在ASML開始銷售其“高NA” EUV機的時候，以幫助在制造過程中更好地定義路徑。我不確定High NA是否會在5nm或3nm處攔截，假設英特爾的此路線圖的日期正確且英特爾能夠堅持下去，但這是需要考慮的問題。
英特爾目前處于“尋路”模式，超越5nm，即3nm / 2nm / 1.4nm。與往常一樣，英特爾一直在考慮新材料，新的晶體管設計等。在本屆IEDM會議上，我們看到了很多關于全柵晶體管的討論，無論是納米片還是納米線，隨著FinFET發(fā)揮到極致，毫無疑問我們將看到其中的一些。
臺積電在其5納米工藝（相當于英特爾的7納米）中仍使用FinFET，因此，如果我們看到納米片之類的東西，然后納米線（甚至混合設計）進入英特爾的制造堆棧，我也不會感到驚訝。
雷鋒網(wǎng)編譯，via anandtech 雷鋒網(wǎng)
相關文章：
為什么英特爾量產10nm不久后，臺積電就能量產全球首個5nm？
英特爾透露10nm一再延期原因，2021將發(fā)布 7nm GPU
雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權禁止轉載。詳情見轉載須知。
