機(jī)器領(lǐng)域熱門話題之一就是自組裝（Self-Assembly），而且任何一項(xiàng)不需要人類進(jìn)行干預(yù)的技術(shù)都受到了風(fēng)投、媒體和公眾的追捧。

歸功于更高的生產(chǎn)工藝和更小的芯片尺寸，當(dāng)代計(jì)算機(jī)設(shè)備已經(jīng)變得非常小巧，然而生產(chǎn)工藝的改進(jìn)不再大跨步式發(fā)展，當(dāng)代的生產(chǎn)工藝已經(jīng)非常接近于物理極限了。在未來的芯片生產(chǎn)中，自組裝技術(shù)就有了用武之地。

雷鋒網(wǎng)獲悉，由麻省理工大學(xué)（下文簡稱 MIT）和芝加哥大學(xué)組成的科研團(tuán)隊(duì)正在研發(fā)一項(xiàng)獨(dú)特的自組裝技術(shù)，從而在小尺寸芯片上填充更多的特征（features）。

自組裝技術(shù)是持續(xù) 50 多年摩爾定律的延伸，在繼續(xù)幫助縮小尺寸的同時(shí)降低計(jì)算機(jī)設(shè)備的成本。

在現(xiàn)有的芯片生產(chǎn)中，會(huì)使用多種現(xiàn)有成熟的工業(yè)方案在硅上蝕刻精密特征，而現(xiàn)在科研團(tuán)隊(duì)在芯片上繞了幾圈自組裝線纜，并配合使用「共聚物」（Block Copolymers）這種新型材料，對(duì)預(yù)定義的設(shè)計(jì)和結(jié)構(gòu)進(jìn)行擴(kuò)展和自組裝。

MIT 化學(xué)工程系教授 Karen Gleason 表示，部署此類自組裝技術(shù)只需要在現(xiàn)有芯片生產(chǎn)技術(shù)上再增加一步。目前芯片生產(chǎn)過程中包含的一道工序是，利用長波長的光速在覆蓋掩模的襯底上燒制電路圖案。

目前芯片生產(chǎn)工藝已經(jīng)進(jìn)化至 10 納米，在使用相同波長的情況下很難再填塞更小的晶體管。極紫外光刻（EUV）有望能夠減少波長，幫助在多個(gè)芯片上蝕刻更精密的特征。EUV 技術(shù)有望在 7 納米生產(chǎn)工藝中被廣泛應(yīng)用。即使投資了數(shù)十億美元部署了 EUV，到真的生產(chǎn)出成品依然存在諸多挑戰(zhàn)。

MIT 同時(shí)聲稱這項(xiàng)自組裝技術(shù)可以非常輕松的融入到現(xiàn)有的生產(chǎn)技術(shù)中，不會(huì)產(chǎn)生任何附加難題。使用標(biāo)準(zhǔn)化光刻技術(shù)，共聚物材料能夠存放在預(yù)先設(shè)定的表面圖案上來創(chuàng)建線纜。共聚物擁有兩種不同的聚合物，且像鎖鏈一樣連接在一起。

在此基礎(chǔ)上使用名為化學(xué)氣相沉積（Chemical Vapor Deposition）的生產(chǎn)工序，在共聚物上放置一層保護(hù)聚合物層。這樣能夠讓共聚物自組裝成多個(gè)垂直層。這有點(diǎn)類似于現(xiàn)在構(gòu)建的 3D 晶體管。這項(xiàng)技術(shù)同時(shí)還能用于創(chuàng)建負(fù)責(zé)的自組裝圖形和層。

這項(xiàng)技術(shù)能夠部署到 7 納米生產(chǎn)工藝中。關(guān)于該項(xiàng)技術(shù)的論文本周發(fā)表在《Nature Nanotechnology》期刊上。

雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權(quán)禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。