每一次科技的進步，都少不了芯片支撐。更準確的說，是芯片的多核設計以及半導體工藝的進步，讓芯片在1986年后性能不斷提升同時功耗不斷降低。但2015年之后，芯片性能的提升越來越難，關于摩爾定律放緩的討論也越來越多。而以數(shù)據(jù)為中心的時代正在到來，數(shù)據(jù)中心和AI對芯片的要求越來越高。

此時，先進封裝技術受到了越來越多的關注，并被寄希望于滿足數(shù)據(jù)中心和AI的需求，這是為什么？

         

為什么先進封裝技術受到關注？ 

在很長一段時間內(nèi)，芯片性能的提升和功耗的降低在很大程度上得益于工藝制成的進步，然而，從16nm到7nm，芯片制造的成本在大幅提高。但以數(shù)據(jù)中心和AI為代表的應用對芯片算力、功耗、內(nèi)存帶寬都有更高的要求，無論是哪種類型的芯片，實現(xiàn)每瓦更高性能以及更低成本都至關重要。

巨大的需求刺激業(yè)界尋求解決方案，2011年，晶圓代工廠臺積電毫無預兆的宣布要進軍封裝領域，其封裝技術涵蓋2D和3D，既有面向手機的，也有面向AI、服務器和網(wǎng)絡。

臺積電是繼續(xù)投入先進制造工藝的同時進軍先進封裝技術。另一大晶圓代工廠格羅方德（GF）則在去年突然宣布停止7nm工藝所有的后續(xù)工作，不過他們也看到了先進封裝技術未來將發(fā)揮的作用。

GF的平臺首席技術專家John Pellerin在一份聲明中表示，在大數(shù)據(jù)和認知計算時代，先進的封裝技術正在發(fā)揮比以往更大的作用。人工智能的發(fā)展對高能效，高吞吐量互連的需求，正在通過先進的封裝技術的加速發(fā)展來滿足。

不過，提到先進封裝技術，就無法忽視英特爾。與臺積電和GF專注于提供晶圓代工服務不同，英特爾是垂直集成的IDM廠商，可以實現(xiàn)從晶體管再到整體系統(tǒng)層面的集成，在封裝技術方面自然有其特有的優(yōu)勢。

英特爾公司集團副總裁兼封裝測試技術開發(fā)部門總經(jīng)理Babak Sabi

英特爾公司集團副總裁兼封裝測試技術開發(fā)部門總經(jīng)理Babak Sabi接受采訪時表示，先進封裝技術是迎合多元化計算時代需求，通過2D、3D封裝技術，可以進一步提升芯片的性能并降低功耗。

英特爾院士兼技術開發(fā)部聯(lián)合總監(jiān)Ravi Mahajan

英特爾院士兼技術開發(fā)部聯(lián)合總監(jiān)Ravi Mahajan對雷鋒網(wǎng)表示，先進封裝技術的推動力很多，但總體而言，AI和大數(shù)據(jù)是所有驅動力中最重要的兩個。至于先進的3D封裝技術會在什么場景應用，還需要做各方面的平衡，但3D封裝技術絕對不會限制于AI和大數(shù)據(jù)。

先進封裝技術如何滿足更高性能需求？

芯片的封裝是在芯片生產(chǎn)中不可缺少一道工序，作為處理器和主板之間的物理接口，封裝為芯片和電信號和電源提供了著陸區(qū)，當然也起到固定、密封、保護芯片等作用。過去，為了能夠提升芯片性能并縮小芯片的體積，需要借助先進的半導體制程，把更多的功能集成封裝到一塊芯片上，形成SoC。但隨著芯片功能的增加和體積的增大，芯片設計、測試以及制造的難度陡然增加，這不僅增加了成本還會拖累產(chǎn)品的上市速度。

此時，從封裝的角度，可以在水平（2D）層面集成更多芯片實現(xiàn)性能的提升，不過這仍舊不能滿足市場的需求，3D封裝的概念被提出。

2018年12月，英特爾首次對外展示了邏輯芯片的3D堆疊封裝方案——Foveros，可以在水平布置的芯片上垂直堆疊更多面積更小、功能更簡單的小芯片，提升功能和性能。特別值得一提的是，F(xiàn)overos技術可以直接將不同IP、不同工藝的芯片封裝在一起，省去漫長的重新設計、測試機流片的過程，大幅度降低成本并加速產(chǎn)品上市。

Ravi Mahajan指出，整個業(yè)界都在不斷的去推動先進多芯片封裝（MCP）架構的發(fā)展，更好的滿足高帶寬、低功耗的需求。具體微縮的方向有三種：一種是用于堆疊裸片的高密度垂直互連，它可以幫助我們大幅度的提高帶寬，同時也可以實現(xiàn)高密度的裸片疊加。第二種是全局的橫向互連。在未來隨著小芯片使用的會越來越普及，我們也希望在小芯片集成當中保證更高的帶寬。第三個是全方位互連，通過全方位互連可以實現(xiàn)我們之前所無法達到的3D堆疊帶來的性能。

為了構建高密度MCP，需要一些關鍵的基礎技術解決帶寬、功耗以及I/O的問題。英特爾除了Foveros技術之外，還擁有EMIB、Co-EMIB、ODI、MDIO技術。

EMIB（嵌入式多管芯互連橋）是用一小塊硅在MCP中的兩個管芯的相鄰邊緣之間提供自由的互連性，2D封裝和Foveros 3D封裝技術利用高密度的互連技術，實現(xiàn)高帶寬、低功耗，并實現(xiàn)很有競爭力的I/O密度。

新的Co-EMIB技術則能夠讓兩個或多個Foveros元件互連，基本達到單晶片性能，還能以非常高的帶寬和非常低的功耗連接模擬器、內(nèi)存和其他模塊。

 

為了進一步提高水平與垂直堆疊的靈活性，ODI（全方位互連技術）非常重要。它存在于基板與芯片之間，ODI利用大的垂直通孔直接從封裝基板向頂部裸片供電，這種大通孔比傳統(tǒng)的硅通孔大得多，其電阻更低，因而可提供更穩(wěn)定的電力傳輸，同時通過堆疊實現(xiàn)更高帶寬和更低時延。同時，這種方法減少了基底晶片中所需的硅通孔數(shù)量，為有源晶體管釋放了更多的面積，并優(yōu)化了裸片的尺寸。

基于ODI，頂部芯片可以像EMIB技術下一樣與其他小芯片進行水平通信，同時還可以像Foveros技術下一樣，通過硅通孔（TSV）與下面的底部裸片進行垂直通信。據(jù)雷鋒網(wǎng)了解，ODI技術分為兩種，分別對應單芯片和多芯片的互連。

更進一步，英特爾提出的MDIO是一種性能更好的芯片到芯片之間的接口（針腳）技術。相對于之前英特爾所使用的AIB（高級接口總線）技術，MDIO能夠在更小的連接面積內(nèi)實現(xiàn)更高的數(shù)據(jù)帶寬。

需要指出的是，這些不同的技術針對不同的應用需求，但并非互斥，甚至可以有針對性地組合使用。

未來，英特爾還會繼續(xù)在三個微縮方向擴展每立方毫米上的功能并實現(xiàn)類似于單晶片的性能，理想情況下，一個多芯片封裝的性能會盡可能接近單芯片，同時可以降低功耗。Babak Sabi指出，相對單純的提升工藝制程，提升封裝技術的成本更低，但不會與制程節(jié)點進行對比。

3D封裝技術普及的關鍵問題

不過，Babak Sabi也指出了使用3D封裝技術的兩個條件。第一個，如果在系統(tǒng)層面有各種約束條件或者限制，就可以選擇3D封裝。第二，現(xiàn)有架構特別適合使用3D封裝。這兩個條件是選擇3D先進封裝一個重要的先決條件。如果不能滿足這兩個條件，直接用2D或者是2.5D就可以。

除了實現(xiàn)更好性能和帶寬，3D封裝技術也能實現(xiàn)更好的異構系統(tǒng)，這是否意味著3D封裝能更好地滿足大數(shù)據(jù)和AI的定制化需求？Ravi Mahajan 表示，通過我們3D封裝技術可以滿足不同架構的需求，同時我們也有不同的3D“積木塊”，可以滿足不同架構的堆疊需求。

Babak Sabi補充表示，如果要通過3D封裝技術去開發(fā)一個產(chǎn)品，必須要對頂層和底層裸片都要進行精準調(diào)優(yōu)，同時還有很多其他因素需要考慮到，整個過程非常復雜。因為定制化本身就是比較復雜的，選擇3D封裝的時候，要把多個小芯片當成同一個硅片來進行統(tǒng)一設計。定制芯片2D或者是2.5D是一個更好的封裝方案。

當然，3D封裝技術要商用還必須解決散熱、串擾、應力、良率等問題。

芯片的垂直堆疊無法避免地會帶來散熱問題。對此，Ravi Mahajan表示，英特爾擁有技術可以更好的減少在底部裸片上的熱區(qū)和熱點，也可以通過單片分割技術更好地解決散熱問題。還可以采取一套解決方案，進一步減少從底部裸片到上部裸片的熱傳導，改善熱屬性。

Babak Sabi指出，很多時候無限堆疊是沒有必要的，比如高帶寬內(nèi)存（HBM），目前的方案是4層堆疊，技術上可以做到8層堆疊，但再往堆疊芯片就會變得過熱，并且也沒有好的方法來冷卻。

堆疊不僅會帶來散熱問題，還會帶來串擾問題。針對這個問題，一方面裸片之間的互聯(lián)引線間距變小可以讓信號傳輸更快，中間串擾更少。也可以采用全新的布線方法來減少串擾，還能夠通過電介質(zhì)堆棧的設計進一步減少兩者之間信號傳導的損耗。Ravi Mahajan說，不是說越來越多的小芯片堆疊就一定會帶來干擾，芯片設計做得正確的話，也就是說采用正確的分割方法，可以避免串擾問題。

對于3D封裝芯片的應力問題，Ravi Mahajan表示，硅片之間的應力會對性能以及電信號的傳導產(chǎn)生影響，現(xiàn)在英特爾內(nèi)部已經(jīng)完成了模型的建立，幫助我們更好的通過設計工具來解決壓力以及整個應力問題。除此之外通過布線和材料的選擇，以及整體溫度的控制我們也可以更好的對應力進行理解以及控制。

測試以及良率也是關鍵問題，Babak Sabi表示，F(xiàn)overos的制作過程比MCP增加了很多工藝流程，測試的步驟和復雜度也進一步增加，可能會損失一些良率，在如此復雜的環(huán)境下，我們依舊保持非常高的良率，這其中就包括在前端設計時用很多規(guī)則。我們的目標是保證Foveros的良率跟MCP一致。

目前，英特爾公布的使用Foveros封裝技術的首款產(chǎn)品代號為Lake Field，但內(nèi)部還正在探尋未來產(chǎn)品的具體應用，但是現(xiàn)在還沒有對外公布。

但為什么英特爾沒有和AMD一樣用先進封裝技術去“拆解”CPU？Ravi Mahajan稱，這取決于廠商有什么樣的IP，同構或異構計算，取決于擁有的IP。但是不管選擇哪一套方法，終極目標是一致的，就是更高的性能以及更低的成本。

至于未來3D封裝技術的未來發(fā)展，最重要的還是取決于整個應用場景的需求是什么，也取決于用戶如何做芯片的設計和規(guī)劃。3D封裝技術帶來最大優(yōu)勢就是讓單個芯片尺寸更小，同時為整個SoC內(nèi)部帶來更高帶寬，低延遲高性的總體優(yōu)勢。

雷鋒網(wǎng)小結

封裝技術作為芯片制造過程中的最后一個環(huán)節(jié)，看似不起眼，但隨著半導體制程帶來的性能提升減小以及成本的增加，同時，以大數(shù)據(jù)和AI為代表的應用對高性能、低功耗大帶寬需求的增加，先進封裝技術變得越來越受關注。

英特爾作為IDM廠商，在以數(shù)據(jù)為中心的新時代，提出了制程和封裝、架構、內(nèi)存和存儲、互連、安全、軟件這六大技術支柱，封裝作為其中關鍵的基礎，通過繼續(xù)在三個微縮方向擴展，可以與其他技術支柱協(xié)同優(yōu)化，實現(xiàn)更好的性能、功耗和安全性，能更快速提供更有競爭力的產(chǎn)品。

最后，附上英特爾先進封裝技術解析會的簡短視頻幫助大家更直觀地理解英特爾的先進封裝技術：

相關文章：

英特爾FPGA的中國棋局與“萬人計劃”

英特爾稱10納米Ice Lake處理器第二季度已開始出貨

雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權禁止轉載。詳情見轉載須知。