【編者按】本文內(nèi)容整理自CICE2014展會同期“IC制造與設計服務論壇”的主題演講，演講者是臺積電(中國)有限公司總經(jīng)理杜隆欽。此文經(jīng)由《智慧產(chǎn)品圈》雜志編輯張瑞吟（微信號：zhangry99）整理，首發(fā)于思銳達傳媒。

智能手機、平板電腦、PC等移動設備和物聯(lián)網(wǎng)設備的龐大市場需求，背后是集成電路設計和制造企業(yè)的無限機遇，同時機遇后，對高性能、低功耗、小體積等的嚴苛需求，帶來的是對支撐它的IC設計制造工藝和封裝技術等的一系列挑戰(zhàn)。

移動式計算和物聯(lián)網(wǎng)時代，龐大的終端電子設備市場背后是集成電路設計和制造的無限商機，但面對這些設備對高性能、低功耗、小體積的三大嚴苛要求，集成電路設計和制造的技術水平需要快速提升，造成了高價值的先進技術、高成本投入與終端產(chǎn)品低成本設計二者之間的矛盾。集成電路設計與制造已經(jīng)不再是單打獨斗的年代了，面對機遇與挑戰(zhàn)，IC產(chǎn)業(yè)鏈上下游廠商需要開放合作，打破傳統(tǒng)合作模式，才能應對產(chǎn)品快速迭代、多功能/高性能發(fā)展的需求。

應用市場需求帶動IC技術發(fā)展

根據(jù)BI Intelligence的市場調(diào)研數(shù)據(jù)顯示，2013年全球平板電腦、智能手機、PC三大消費類電子設備的總體出貨量超過了40億部，預計2018年將達到接近80億部的市場規(guī)模。龐大的市場背后蘊藏了巨大的讓集成電路設計與制造可發(fā)展與想象的空間。

智能手機、平板電腦、PC三者占了集成電路設計和制造非常大的比重，這些市場會帶來哪些技術需求呢？移動設備處理器的運行和處理速度會越來越快，工藝越來越精進，CPU從32位擴充到64位，SoC芯片內(nèi)部集成的晶體管數(shù)目翻倍增多，CPU內(nèi)核從雙核、四核發(fā)展到現(xiàn)在的八核；對圖形處理的精密度以及速度要求更高；對電池的續(xù)航能力以及快充能力的需求更強烈等等。針對這些技術性能的需求，集成電路設計與制造廠商只需要針對這里面的其中一點找出最佳解決方案都一定會有非常大的市場。

圖1：2018年全球的物聯(lián)網(wǎng)設備與平板電腦、智能手機、PC的總體出貨量將達到180億部。

除移動式計算，物聯(lián)網(wǎng)(IoT)對技術的需求會更高。從圖1我們可以看到，2014年全球物聯(lián)網(wǎng)設備總量甚至快要比智能手機、平板電腦、PC三者的需求還要多。據(jù)BI Intelligence預計，2018年全球的物聯(lián)網(wǎng)設備與平板電腦、智能手機、PC的總體出貨量將達到180億部，到2020年甚至會攀升到500億部，這為集成電路設計以及制造開拓了一個更大的發(fā)展空間。

物聯(lián)網(wǎng)與移動計算最大的不同在于傳感器，物聯(lián)網(wǎng)時代傳感器的使用是無所不在的。從個人脈搏、血壓、血糖的測量，家中所有電器設備連接，到智能交通、無人駕駛汽車等，這些都需要使用到傳感器。無數(shù)的傳感器采集到的大量數(shù)據(jù)，需要連接到處理器，需要有一個很好的互聯(lián)網(wǎng)端支持，這就要求高速度和低功耗的設計，以滿足未來智能物聯(lián)的需求。未來是一個全面智能的社會，智能城市、智能家庭是發(fā)展趨勢，未來集成電路的集成技術、制造工藝會朝著這個方向發(fā)展。

預計2020年以前，物聯(lián)網(wǎng)的總體收入將達到1.9萬億美金，全球移動式流量會達到127EB以上，APP應用下載量超過2680億，云端存儲/大數(shù)據(jù)存儲甚至會超過3500PB，這些海量的數(shù)據(jù)背后，就是IC產(chǎn)業(yè)鏈上廠商們的機會，他們的主要任務就是用先進技術去實現(xiàn)這些海量數(shù)據(jù)/應用帶來的價值。

IC性能、功耗、體積、成本帶來的挑戰(zhàn)

移動式計算和物聯(lián)網(wǎng)時代下，集成電路設計與制造產(chǎn)業(yè)擁有很多的機會，反之強勁的市場需求同時帶來了對芯片更高性能、更低功耗、更小體積等的要求，也帶來的是對芯片制造工藝和設計水平的挑戰(zhàn)。

對性能、功耗、體積的要求分別是什么呢？從下表可以看到，性能方面，每一顆芯片上的本地時鐘的性能將從2013年的4.05GHz提升到2025年的6.483GHz；耗能方面，高性能(配備散熱器)情況下允許的最大的功耗值將從2013年149W降到2020年的130W；體積/面積方面，在一個面積為858mm2大小的ASIC芯片內(nèi)，2013年能集成近292億個晶體管，到2025年將增加至超過4671億個晶體管，同時集成電路里面的MPU/ASIC金屬層的間距將從2013年的27nm減至2025年的6.7nm，對應的金屬層堆疊層數(shù)將從2013年的13層發(fā)展到2025年的16層，以為晶體管騰出更多地方。由此可以看出，一部手機或者PAD，并沒有外表看起來這么簡單，它們是需要非常大量的研發(fā)才能做出來的。

圖2：從性能、功耗、體積三方面看IC設計發(fā)展。

除了性能、功耗、體積方面帶來的挑戰(zhàn)外，產(chǎn)品上市的時間和數(shù)量、產(chǎn)品的質(zhì)量和可靠性等都是IC設計和制造廠商必須面臨的問題。產(chǎn)品上市越早，掌握的資源越多，上市的量夠快夠多，將比競爭對手提前搶得商機。IC廠商需要將性能、功耗、體積都進行整合和優(yōu)化，而不是單獨優(yōu)化，這樣才能實現(xiàn)最優(yōu)，同時還要保證整合后的高質(zhì)量和高可靠性，這些都是IC設計和制造公司需要挑戰(zhàn)的難題。

最后，還有非常重要的一點是成本問題。隨著工藝制程的下降，所需的IT人力成本翻倍上升。根據(jù)IBS的數(shù)據(jù)顯示，如果以65nm制程工藝需要的IT人力成本(包括IP認證和采購、物理設計和驗證、架構設計、系統(tǒng)驗證等人員)為基線，看作是1，那么40nm所需的IT人力就相當于是65nm的1.5倍，28nm相較65nm需要增加2.2倍的人力，20nm是65nm的3.9倍，16nm則需要高于7.7倍的人力才能夠?qū)a(chǎn)品設計出來。當前臺積電20nm的已經(jīng)在大量生產(chǎn)，16nm已經(jīng)投建。

不只是這些，在IC制造方面也面臨同樣的問題。從6英寸到8英寸、12英寸、18英寸，所增加的成本比工藝制程從65nm到16nm所增加的7.7倍還要多，6英寸到18英寸需要增加25倍的成本，包括投入的設備、廠房等各方面的成本，一直在往上增加。以設計一個產(chǎn)品為例，采用32/28nm工藝的時候，設計成本需要5000萬～9000萬美金，采用22/20nm則需要增加至1.2億～5億美金，同時對應的光照成本將從200萬～300萬美金增加到500萬～800萬美金。根據(jù)IBS的統(tǒng)計數(shù)據(jù)，2013年全球前十大無晶圓廠設計公司的平均凈收入為13.97億美金，那么當要投入20nm或者28nm工藝生產(chǎn)的時候，需要從凈收入中支付上述的成本，一旦產(chǎn)品上市時間不夠快、上市量不夠好，時間上被對手趕超了，那這對于設計公司來講是一個很大的傷害，公司運作就會出問題甚至難以運作下去。由此可以得知，一個關鍵的問題是，付出昂貴的設計費之后，產(chǎn)品如何比競爭對手搶先一步上市，并實現(xiàn)盈收和資金回流，讓公司繼續(xù)更好營運，這也是集成電路企業(yè)的風險和挑戰(zhàn)所在。

IC分工細化，尋求創(chuàng)新合作模式

集成電路設計與制造已經(jīng)不再是單打獨斗的年代了，1986年以前，IBM從IC設計、車間制造到最后的封裝，都是自己獨立完成。自1987年后，這種單打獨斗的形式以系統(tǒng)/IC設計公司開始與代工廠進行合作被打破，如今面對集成電路昂貴的設計費以及一系列技術挑戰(zhàn)，上下游廠商更需要開放合作，才能更好應對挑戰(zhàn)，實現(xiàn)共贏。

圖3：隨著IC設計與制造產(chǎn)業(yè)分工走向細化，無晶圓廠IC設計公司的總體收入實現(xiàn)快速增長。

如上圖所示，1987年的時候，所有無晶圓廠設計公司的收入只有1億美金，由于合作模式的改變，系統(tǒng)/IC設計公司與代工廠、封裝廠等進行合作，1995年無晶圓廠總體收入達到了100億美金，隨著合作團隊的擴大，包括系統(tǒng)公司與代工廠、封裝廠的合作增多，EDA設計公司、IP公司、IC設計服務公司等的合作模式發(fā)生轉(zhuǎn)變，2013年無晶圓設計公司的收入達到了861億美金，相較1987年增長了860倍，由此可見，產(chǎn)業(yè)鏈上下游緊密合作能夠讓芯片的設計變得容易，且快速上市。

圖4：無晶圓廠IC設計公司的銷售收入占全球IC銷售收入的比例逐年上升。

根據(jù)WSTS和臺積電的數(shù)據(jù)顯示，2013年無晶圓廠的IC銷售額占全球IC銷售總額的比例從2001的11%增長到27%，即使2008年金融風暴的時候，無晶圓設計公司IC銷售額占比依然有一個比較大的增長。另外從投資報酬率來看，2004～2013年，無晶圓廠設計公司所占的投資報酬率一直都比IDM公司(獨立設計獨立制造)的高。

圖5：無晶圓廠IC設計公司的投資報酬率一直都比IDM公司的高。

圖6：IC產(chǎn)業(yè)開放創(chuàng)新的合作模式幫助產(chǎn)品提前15個月上市。

從這些數(shù)據(jù)我們可以很清楚得知，產(chǎn)業(yè)鏈上下游合作模式的轉(zhuǎn)變以及商業(yè)模式的突破，可以將各種不同的、先進的制造工藝、封裝技術、EDA工具、特殊性材料、設備等資源導入進來，不僅實現(xiàn)了產(chǎn)品的快速開發(fā)和上市，也很好地降低了開發(fā)成本和時間，能夠更好應對移動式計算和物聯(lián)網(wǎng)時代終端設備龐大市場需求帶來的一系列挑戰(zhàn)。例如臺積電為加強與無晶圓廠設計公司、系統(tǒng)設計公司等的合作，于2008年提出了開放性的創(chuàng)新平臺，該平臺上的資源包括EDA設計工具、生產(chǎn)設備、制造工藝、封裝技術等，在進行產(chǎn)品工藝設計的時候，EDA設計工具公司和IP公司就可以立刻參與進來，不用再像以前那樣需要等到工藝開發(fā)到一定程度后才能參與進來，節(jié)省了15個月的開發(fā)時間，同時IC設計公司也能夠提前參與產(chǎn)品的設計，這樣將原先需要48個月的設計時間縮減到33個月，幫助產(chǎn)品實現(xiàn)快速上市。目前該創(chuàng)新性平臺共有41家IP公司、27家EDA設計公司、25家設計中心(DCA)、9家VCA公司。

雷峰網(wǎng)原創(chuàng)文章，未經(jīng)授權禁止轉(zhuǎn)載。詳情見轉(zhuǎn)載須知。